日 玉 JAPAN PATENT OFFICE

<.

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月31日

願 番 出 Application Number:

特願2002-317028

[ST. 10/C]:

[J P 2 0 0 2 - 3 1 7 0 2 8]

出 願 人 Applicant(s):

株式会社ルネサステクノロジ

2003年10月

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 H02011731

【提出日】 平成14年10月31日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/316

【発明者】

【住所又は居所】 東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】 平岩 篤

【発明者】

【住所又は居所】 東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】 酒井 哲

【発明者】

【住所又は居所】 東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】 石川 大

【発明者】

【住所又は居所】 東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】 池田 良広

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】 100080001

【弁理士】

【氏名又は名称】 筒井 大和

【電話番号】 03-3366-0787

【手数料の表示】

【予納台帳番号】 006909

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 以下の工程を有することを特徴とする半導体装置の製造方法

- (a) 半導体基板上に、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜の単体膜からなる絶縁膜、もしくはこれらの単体膜のうちの選択された2以上の膜の積層膜からなる絶縁膜を化学気相成長法により堆積する工程、
- (b) 前記絶縁膜に対して、酸素原子を含む雰囲気中においてプラズマ処理を施す工程。
- 【請求項2】 請求項1記載の半導体装置の製造方法において、前記プラズマ処理により半導体基板上に形成される酸化シリコン膜の厚さは、前記化学気相成長法で形成される絶縁膜の厚さの60%を下限とし、前記絶縁膜の厚さの140%を上限とする範囲内にあることを特徴とする半導体装置の製造方法。
- 【請求項3】 請求項1記載の半導体装置の製造方法において、前記化学気相成長法で形成される絶縁膜を原子層成長法により形成することを特徴とする半導体装置の製造方法。
- 【請求項4】 請求項1記載の半導体装置の製造方法において、前記プラズマ処理は、酸素原子を含むイオンを主体とするプラズマの処理であることを特徴とする半導体装置の製造方法。
- 【請求項5】 請求項1記載の半導体装置の製造方法において、前記プラズマ処理時の処理室内の圧力が1Pa以上、200Pa以下であることを特徴とする半導体装置の製造方法。
- 【請求項6】 請求項1記載の半導体装置の製造方法において、前記雰囲気が水を含有していることを特徴とする半導体装置の製造方法。
- 【請求項7】 請求項1記載の半導体装置の製造方法において、前記雰囲気は不活性ガスを有しており、その不活性ガスの流量が前記酸素原子を含む気体の流量よりも多いことを特徴とする半導体装置の製造方法。
 - 【請求項8】 請求項1記載の半導体装置の製造方法において、前記化学気

相成長法による成膜温度が700℃以上であることを特徴とする半導体装置の製造方法。

【請求項9】 半導体基板上に、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜の単体膜からなる絶縁膜、もしくはこれらの単体膜のうちの選択された2以上の膜の積層膜からなる絶縁膜を化学気相成長法により堆積する工程と、前記絶縁膜に対して、酸素原子を含む雰囲気中においてプラズマ処理を施す工程とを2回以上繰り返す工程を有することを特徴とする半導体装置の製造方法。

【請求項10】 請求項9記載の半導体装置の製造方法において、前記プラズマ処理は、酸素原子を含むイオンを主体とするプラズマの処理であることを特徴とする半導体装置の製造方法。

【請求項11】 請求項1または9記載の半導体装置の製造方法において、前記プラズマ処理はプラズマ中のイオンの割合の方がラディカルの割合よりも多いような状況下で行うことを特徴とする半導体装置の製造方法。

【請求項12】 請求項1または9記載の半導体装置の製造方法において、前記半導体基板に、厚さの異なるゲート絶縁膜を有する電界効果トランジスタを 形成する工程を有し、前記プラズマ処理が施される絶縁膜は、相対的に厚いゲート絶縁膜を形成する膜であることを特徴とする半導体装置の製造方法。

【請求項13】 以下の工程を有することを特徴とする半導体装置の製造方法:

- (a) 半導体基板上に、酸化シリコン膜からなる相対的に厚い絶縁膜を化学気相成長法により堆積する工程、
- (b) 前記相対的に厚い絶縁膜に対して、酸素原子を含む雰囲気中においてプラ ズマ処理を施す工程、
- (c) 前記相対的に厚い絶縁膜が前記半導体基板上の少なくとも厚膜形成領域に 残されるように前記相対的に厚い絶縁膜をパターニングする工程。

【請求項14】 請求項13記載の半導体装置の製造方法において、

(d) 前記(c) 工程後、前記半導体基板に対して少なくとも熱酸化処理を施す ことにより、前記半導体基板の薄膜形成領域に相対的に薄い絶縁膜を形成する工 程、

(e) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項15】 請求項13記載の半導体装置の製造方法において、前記相対的に厚い絶縁膜のパターニング工程においては、その厚い絶縁膜が厚膜形成領域に隣接する分離領域にも残されるように形成することを特徴とする半導体装置の製造方法。

【請求項16】 請求項15記載の半導体装置の製造方法において、前記分離領域に溝型の分離部を形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項17】 以下の工程を有することを特徴とする半導体装置の製造方法:

- (a) 半導体基板上に、酸化シリコン膜からなる相対的に厚い絶縁膜を化学気相成長法により堆積する工程、
- (b) 前記相対的に厚い絶縁膜に対して、酸素原子を含む雰囲気中においてプラ ズマ処理を施す工程、
- (c) 前記相対的に厚い絶縁膜が前記半導体基板上の少なくとも厚膜形成領域に 残されるように前記相対的に厚い絶縁膜をパターニングする工程、
- (d) 前記半導体基板上に、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜の単体膜からなる絶縁膜、もしくはこれらの単体膜のうちの選択された2以上の膜の積層膜からなる絶縁膜からなる相対的に薄い絶縁膜を化学気相成長法により堆積する工程、
- (e) 前記相対的に薄い絶縁膜に対して、酸素原子を含む雰囲気中においてプラ ズマ処理を施す工程、
 - (f) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項18】 請求項17記載の半導体装置の製造方法において、前記相対的に薄い絶縁膜は、半導体基板の分離領域をも覆うように形成することを特徴とする半導体装置の製造方法。

【請求項19】 請求項18記載の半導体装置の製造方法において、前記分離領域に溝型の分離部を形成する工程を有することを特徴とする半導体装置の製

造方法。

【請求項20】 以下の工程を有することを特徴とする半導体装置の製造方法:

- (a) 半導体基板上に、酸化シリコン膜からなる相対的に厚い絶縁膜を化学気相成長法により堆積する工程、
- (b) 前記相対的に厚い絶縁膜に対して、酸素原子を含む雰囲気中においてプラ ズマ処理を施す工程、
- (c)前記(a)および(b)工程後の半導体基板上に、化学気相成長法により酸化シリコン膜からなる犠牲絶縁膜を堆積する工程、
- (d) 前記相対的に厚い絶縁膜および犠牲絶縁膜が前記半導体基板上の少なくとも厚膜形成領域に残されるように前記相対的に厚い絶縁膜をパターニングする工程、
- (e) 前記(d) 工程時にエッチングマスクとして用いたレジスト膜を除去する際に、前記犠牲絶縁膜を選択的に除去する工程、
 - (f) 前記半導体基板上の薄膜形成領域に相対的に薄い絶縁膜を形成する工程、
 - (g) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項21】 以下の工程を有することを特徴とする半導体装置の製造方法:

- (a) 半導体基板上に、酸化シリコン膜からなる相対的に厚い絶縁膜を化学気相 成長法により堆積する工程、
- (b) 前記相対的に厚い絶縁膜が前記半導体基板上の少なくとも厚膜形成領域に 残されるように前記相対的に厚い絶縁膜をパターニングする工程、
- (c) 前記半導体基板および前記相対的に厚い絶縁膜に対して、酸素原子を含む 雰囲気中においてプラズマ処理を施すことにより、前記半導体基板の薄膜形成領域に酸化シリコン膜からなる相対的に薄い絶縁膜を形成する工程、
 - (d) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項22】 以下の工程を有することを特徴とする半導体装置の製造方法:

(a)半導体基板上に、酸化シリコン膜からなる絶縁膜を化学気相成長法により

堆積する工程と、その堆積された絶縁膜に対して、酸素原子を含む雰囲気中においてプラズマ処理を施す工程とを2回以上繰り返すことにより積層膜を形成する工程、

- (b) 前記積層膜で形成される相対的に厚い絶縁膜が前記半導体基板上の少なく とも厚膜形成領域に残されるように前記積層膜をパターニングする工程、
- (c) 前記半導体基板上の薄膜形成領域に相対的に薄い絶縁膜を形成する工程、
- (d) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項23】 不揮発性メモリセルを構成する第1ゲート電極と第2ゲート電極との間に第1酸化シリコン膜と、窒化シリコン膜と、第2酸化シリコン膜とを順に形成する際に、前記第1酸化シリコン膜と第2酸化シリコン膜の少なくとも一方を化学気相成長法により堆積する工程を有し、

前記第1もしくは第2酸化シリコン膜の堆積処理後、酸素原子を含む雰囲気中 においてプラズマ処理を施すことを特徴とする半導体装置の製造方法。

【請求項24】 不揮発性メモリセルを構成するゲート電極と半導体基板との間に、第1酸化シリコン膜と、窒化シリコン膜と、第2酸化シリコン膜とを順に形成する際に、前記第1酸化シリコン膜と第2酸化シリコン膜の少なくとも一方を化学気相成長法により堆積する工程を有し、

前記第1もしくは第2酸化シリコン膜の堆積処理後、前記第1もしくは第2酸化シリコン膜に対して、酸素原子を含む雰囲気中においてプラズマ処理を施すことを特徴とする半導体装置の製造方法。

【請求項25】 請求項24記載の半導体装置の製造方法において、前記窒化シリコン膜は離散的電荷トラップ手段であることを特徴とする半導体装置の製造方法。

【請求項26】 以下の工程を有することを特徴とする半導体装置の製造方法:

- (a)半導体基板に素子を形成する工程、
- (b) 前記半導体基板上に、酸化シリコン膜からなる層間絶縁膜を化学気相成長 法により堆積する工程、
 - (c) 前記層間絶縁膜に対して、酸素原子を含む雰囲気中においてプラズマ処理

を施す工程、

(d) 前記層間絶縁膜上に配線を形成する工程。

【請求項27】 以下の工程を有することを特徴とする半導体装置の製造方法:

- (a) 半導体基板上に、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜の単体膜からなる絶縁膜、もしくはこれらの単体膜のうちの選択された2以上の膜の積層膜からなる絶縁膜を化学気相成長法により堆積する工程、
- (b) 前記絶縁膜に対して、酸素原子を含む雰囲気中において、圧力が1~20 0 P a の条件下でプラズマ処理を施す工程。

【請求項28】 請求項27記載の半導体装置の製造方法において、前記プラズマ処理により半導体基板上に形成される酸化シリコン膜の厚さは、前記化学気相成長法で形成される絶縁膜の厚さの60%を下限とし、前記絶縁膜の厚さの140%を上限とする範囲内にあることを特徴とする半導体装置の製造方法。

【請求項29】 請求項27記載の半導体装置の製造方法において、前記化 学気相成長法で形成される絶縁膜を原子層成長法により形成することを特徴とす る半導体装置の製造方法。

【請求項30】 半導体基板上に、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜の単体膜からなる絶縁膜、もしくはこれらの単体膜のうちの選択された2以上の膜の積層膜からなる絶縁膜を化学気相成長法により堆積する工程と、前記絶縁膜に対して、酸素原子を含む雰囲気中において、圧力が1~200Paの条件下でプラズマ処理を施す工程とを2回以上繰り返す工程を有することを特徴とする半導体装置の製造方法。

【請求項31】 請求項27または30記載の半導体装置の製造方法において、前記半導体基板に厚さの異なるゲート絶縁膜を有する電界効果トランジスタを形成する工程を有し、前記絶縁膜は、相対的に厚いゲート絶縁膜を形成する膜であることを特徴とする半導体装置の製造方法。

【請求項32】 以下の工程を有することを特徴とする半導体装置の製造方法:

(a) 半導体基板上に、酸化シリコン膜からなる相対的に厚い絶縁膜を化学気相

成長法により堆積する工程、

- (b) 前記相対的に厚い絶縁膜に対して、酸素原子を含む雰囲気中において、圧力が1~200Paの条件下でプラズマ処理を施す工程、
- (c) 前記相対的に厚い絶縁膜が前記半導体基板上の少なくとも厚膜形成領域に 残されるように前記相対的に厚い絶縁膜をパターニングする工程。

【請求項33】 請求項32記載の半導体装置の製造方法において、

- (d) 前記(c) 工程後、前記半導体基板に対して少なくとも熱酸化処理を施すことにより、前記半導体基板の薄膜形成領域に相対的に薄い絶縁膜を形成する工程、
 - (e) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項34】 以下の工程を有することを特徴とする半導体装置の製造方法:

- (a) 半導体基板上に、酸化シリコン膜からなる相対的に厚い絶縁膜を化学気相成長法により堆積する工程、
- (b) 前記相対的に厚い絶縁膜に対して、酸素原子を含む雰囲気中において、圧力が1~200Paの条件下でプラズマ処理を施す工程、
- (c) 前記相対的に厚い絶縁膜が前記半導体基板上の少なくとも厚膜形成領域に 残されるように前記相対的に厚い絶縁膜をパターニングする工程、
- (d)前記半導体基板上に、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜の単体膜からなる絶縁膜、もしくはこれらの単体膜のうちの選択された2以上の膜の積層膜からなる絶縁膜からなる相対的に薄い絶縁膜を化学気相成長法により堆積する工程、
- (e) 前記相対的に薄い絶縁膜に対して、酸素原子を含む雰囲気中において、圧力が1~200Paの条件下でプラズマ処理を施す工程、
 - (f) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項35】 請求項34記載の半導体装置の製造方法において、前記相対的に薄い絶縁膜は、前記半導体基板の分離領域をも覆うように形成することを特徴とする半導体装置の製造方法。

【請求項36】 以下の工程を有することを特徴とする半導体装置の製造方

法:

- (a) 半導体基板上に、酸化シリコン膜からなる相対的に厚い絶縁膜を化学気相成長法により堆積する工程、
- (b) 前記相対的に厚い絶縁膜に対して、酸素原子を含む雰囲気中において、圧力が1~200Paの条件下でプラズマ処理を施す工程、
- (c) 前記(a) および(b) 工程後の半導体基板上に、化学気相成長法により酸化シリコン膜からなる犠牲絶縁膜を堆積する工程、
- (d)前記相対的に厚い絶縁膜および犠牲絶縁膜が前記半導体基板上の少なくとも厚膜形成領域に残されるように前記相対的に厚い絶縁膜をパターニングする工程、
- (e) 前記(d) 工程時にエッチングマスクとして用いたレジスト膜を除去する際に、前記犠牲絶縁膜を選択的に除去する工程、
 - (f) 前記半導体基板上の薄膜形成領域に相対的に薄い絶縁膜を形成する工程、
 - (g) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項37】 以下の工程を有することを特徴とする半導体装置の製造方法:

- (a) 半導体基板上に、酸化シリコン膜からなる相対的に厚い絶縁膜を化学気相成長法により堆積する工程、
- (b) 前記相対的に厚い絶縁膜が前記半導体基板上の少なくとも厚膜形成領域に 残されるように前記相対的に厚い絶縁膜をパターニングする工程、
- (c) 前記半導体基板および前記相対的に厚い絶縁膜に対して、酸素原子を含む雰囲気中において、圧力が1~200Paの条件下でプラズマ処理を施すことにより、前記半導体基板の薄膜形成領域に酸化シリコン膜からなる相対的に薄い絶縁膜を形成する工程、
 - (d) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項38】 以下の工程を有することを特徴とする半導体装置の製造方法:

(a) 半導体基板上に、酸化シリコン膜からなる絶縁膜を化学気相成長法により 堆積する工程と、その堆積された絶縁膜に対して、酸素原子を含む雰囲気中にお いて、圧力が1~200Paの条件下でプラズマ処理を施す工程とを2回以上繰り返すことにより積層膜を形成する工程、

- (b) 前記積層膜で形成される相対的に厚い絶縁膜が前記半導体基板上の少なく とも厚膜形成領域に残されるように前記積層膜をパターニングする工程、
- (c) 前記半導体基板上の薄膜形成領域に相対的に薄い絶縁膜を形成する工程、
- (d) 前記厚膜形成領域および薄膜形成領域にゲート電極を形成する工程。

【請求項39】 不揮発性メモリセルを構成する第1ゲート電極と第2ゲート電極との間の絶縁膜を形成する際に、第1酸化シリコン膜と、窒化シリコン膜と、第2酸化シリコン膜とを順に形成する際に、前記第1酸化シリコン膜と第2酸化シリコン膜の少なくとも一方を化学気相成長法により堆積する工程を有し、

前記第1もしくは第2酸化シリコン膜の堆積処理後、前記第1もしくは第2酸化シリコン膜に対して、酸素原子を含む雰囲気中において、圧力が1~200P aの条件下でプラズマ処理を施すことを特徴とする半導体装置の製造方法。

【請求項40】 不揮発性メモリセルを構成するゲート電極と半導体基板との間に、第1酸化シリコン膜と、窒化シリコン膜と、第2酸化シリコン膜とを順に形成する際に、前記第1酸化シリコン膜もしくは第2酸化シリコン膜の少なくとも一方を化学気相成長法により堆積する工程を有し、

前記第1もしくは第2酸化シリコン膜の堆積処理後、前記第1もしくは第2酸化シリコン膜に対して、酸素原子を含む雰囲気中において、圧力が1~200P aの条件下でプラズマ処理を施すことを特徴とする半導体装置の製造方法。

【請求項41】 請求項40記載の半導体装置の製造方法において、前記室 化シリコン膜は離散的電荷トラップ手段であることを特徴とする半導体装置の製 造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、半導体装置の製造技術に関し、特に、半導体装置を構成する絶縁膜 の形成方法に適用して有効な技術に関するものである。

 $[0\ 0\ 0\ 2\]$

【従来の技術】

半導体装置には、同一の半導体基板に厚さの異なる2種以上のゲート絶縁膜を有するMIS・FET(Metal Insulator Semiconductor Field Effect Transis tor)を持つものがある。一般に相対的に高い電圧が印加される高耐圧MIS・FETには、相対的に厚いゲート絶縁膜を有するMIS・FETを用いている。例えばフラッシュメモリ等のような不揮発性メモリでは、情報の書き込み、消去動作の際に、絶縁された電極(浮遊電極)に電荷を蓄積することにより情報を記憶するので、その電荷を浮遊電極に注入するのに、例えば20~26V程度の高電圧が必要である。このため、その高電圧が印加されるMIS・FETを中心にゲート絶縁膜には、上記高電圧の印加に耐えるべく、例えば20~30nm程度の厚さが必要とされる。

[0003]

なお、ゲート絶縁膜を化学気相成長(Chemical Vapor Deposition:CVD) 法で形成する技術については、例えば本出願人により出願された特開平11-177047号公報に記載されている(例えば、特許文献1参照)。また、発明者が検討した技術には、CVD法により形成した絶縁膜を400℃で原子状酸素(0*)に曝すことにより、その絶縁膜のフッ酸溶液中でのエッチングレートを熱酸化膜並みのエッチングレートにできることが開示されている(例えば、非特許文献1参照)。

$[0\ 0\ 0\ 4]$

【特許文献1】

特開平11-177047号公報

[0005]

【非特許文献1】

UCSクロージング記念シンポジウム、「半導体が拓く新世紀に向けて」、2000年9月24日(日)~25(月)、ホテルイースト21東京に於いて、UCS半導体基盤技術研究会主催、p. 38-51(特にp. 49の図74参照)。

[0006]

【発明が解決しようとする課題】

ところで、不揮発性メモリにおいては使用電圧が高いためにMIS・FETの ゲート絶縁膜が厚く、同膜を熱酸化により形成する際に素子分離部の側壁が酸化 され体積膨張するために大きな応力が生じる結果、半導体基板に欠陥が生じ接合 のリーク電流が増加することにより書き込み電圧が低下して書き込み時間が長く なる等、素子特性が損なわれるという問題がある。

[0007]

他方で、浮遊電極の上等、半導体基板以外の部位において熱酸化膜と同等の膜質を有する酸化シリコン膜が必要とされているが、下地が半導体基板ではないので熱酸化法により高品質の酸化シリコン膜を形成することが困難である。

[0008]

これら問題を解決すべく酸化シリコン膜をCVD法で形成した場合には、そのままでは充分な膜質が得られないので膜形成後の熱処理により膜質の改善を図ることになるが、その効果は十分でなく熱酸化膜に近い膜質を得ることは困難であるという問題がある。

[0009]

本発明の目的は、半導体装置の製造工程において、熱酸化膜と比べて遜色のない膜質のシリコン酸化膜を熱酸化によらず形成することのできる技術を提供することにある。

$[0\ 0\ 1\ 0]$

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

$[0\ 0\ 1\ 1]$

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

$[0\ 0\ 1\ 2\]$

すなわち、本発明は、半導体基板上にCVD法により形成した酸化膜に対して、酸素原子を含む低圧下の雰囲気中においてプラズマ処理を施すものである。

[0013]

また、プラズマ中のイオンを含む状況下でプラズマ処理を施すものである。

 $[0\ 0\ 1\ 4]$

また、低圧下の雰囲気中においてプラズマ処理を施すものである。

 $[0\ 0\ 1\ 5]$

【発明の実施の形態】

以下の実施の形態においては便宜上その必要があるときは、複数のセクション または実施の形態に分割して説明するが、特に明示した場合を除き、それらはお 互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補 足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、 数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明 らかに特定の数に限定される場合等を除き、その特定の数に限定されるものでは なく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、そ の構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明ら かに必須であると考えられる場合等を除き、必ずしも必須のものではないことは 言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置 関係等に言及するときは、特に明示した場合および原理的に明らかにそうでない と考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を 含むものとする。このことは、上記数値および範囲についても同様である。また 、一般にプラズマは特定のガス(処理ガス)に置換した反応室内に必要に応じて 処理ガスを補充しつつ、高周波電界等の作用によりガスを電離させて生成するが 、現実には完全に処理ガスで置換することはできない。よって、本願では、例え ば酸素プラズマと称しても、完全な酸素プラズマを意図するものではなく、その プラズマ内に含まれる不純物ガス(窒素、二酸化炭素、水蒸気等)の存在を排除 するものではない。同様に、言うまでもないことであるが、プラズマ中に他の希 釈ガスや添加ガスを含むことを排除するものではない。また、「酸化シリコン膜 からなる」、または「酸化シリコン膜を主材料とする」あるいは「酸化シリコン 系の」と表現した場合、主成分として酸化シリコン膜が用いられていることを意 図する。すなわち、一般に酸化シリコン膜を成膜する処理であっても、不純物が 含まれることは当然であり、添加物や不純物も酸化シリコン膜からなる部材に含まれることを排除するものではない。また、上記の表現には、酸化シリコン膜からなる部材の表面に他の材料からなる絶縁膜が形成された積層構造も含むものである。これは酸化シリコン膜に限らず、その他の絶縁膜、例えば窒化シリコン等でも同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態においては、電界効果トランジスタであるMIS・FET(MOS・FET:Metal Oxide Semiconductor Field Effect TransistorをMIS・FETの下位概念として含む)をMISと略し、pチャネル型のMIS・FETをpMISと略し、nチャネル型のMIS・FETをnMISと略す。

[0016]

(実施の形態1)

本発明者は、CVD(Chemical Vapor Deposition)法により堆積した酸化シリコン膜(SiO2等)に対して、酸素(O2)を主要ガスとして含む雰囲気中でプラズマ処理(酸素プラズマ処理)を施す場合、プラズマ中のイオン、特に酸素イオン(O+もしくはO2+)の作用が、上記酸化シリコン膜の膜質を改善させる上で重要であることを初めて見出した。これは、プラズマ中のイオンが、上記酸化シリコン膜に衝突した時の物理的(機械的)な衝撃により、酸化シリコン膜の構成原子に再配置が生じ、酸化シリコン膜の膜質が改善するものと想定される。以下、本発明者が本実施の形態の有効性を検証するために行った実験結果を図1~図10により説明する。なお、以下、プラズマによるラディカルな酸素を酸素ラディカル(O*)と略す。

$[0\ 0\ 1\ 7]$

図1および図2においては、まず、素子分離領域が形成されたp型のシリコン (Si)基板上に、減圧CVD (Low Pressure CVD:以下、LPCVDと略す) 法により二酸化シリコン換算膜厚で厚さ4nm程度となるように形成した酸化シリコン (SiO2等) 膜に対して、例えば圧力67Paの酸素プラズマ処理を施した膜をゲート絶縁膜とするn型ゲートMOSキャパシタを作成し実験試料とし

た。これら試料においては上記酸素プラズマ処理の処理時間が種々異なっており、LPCVD法により堆積された酸化シリコン膜(以下、LPCVD酸化シリコン膜ともいう)の形成されていないシリコン基板上には上記酸素プラズマ処理により二酸化シリコン換算膜厚で3~5 nm程度の厚さの酸化シリコン膜が成長した。続いて、上記 n型ゲートMOSキャパシタを、例えば125℃に保持し、そのゲート絶縁膜中の電界強度が-10MV/cmとなるようにゲート電極に一定の負電圧を所定の時間付加した後に容量電圧特性を測定する操作を繰り返すことにより、フラットバンド電圧(VFB)の経時変化を調べた。この実験において上記酸化シリコン膜の成膜方法として選択した減圧CVD法は、成膜時の圧力を大気圧(常圧)よりも低い状態で行うCVD法であり、比較的良好な膜質の酸化シリコン膜を形成可能であることが知られている。

[0018]

図1は、上記フラットバンド電圧の初期値(電圧ストレスを付加する前の値) からの変化量を、電圧ストレスを付加した累積時間の関数として示したものであ る。上記酸素プラズマ処理を施していないLPCVD酸化シリコン膜においては 、電圧ストレスの累積時間が1秒となる以前に破壊している(図1の+印参照) 。これに対して、酸素プラズマ処理を施したLPCVD酸化シリコン膜において は充分な破壊寿命を有していることが分かる。また、酸素プラズマ処理によりフ ラットバンド電圧の変動量が熱酸化膜(図1の黒丸印参照)と同等のレベルまで 減少していることが分かる。また、シリコン基板の酸化量が二酸化シリコン換算 膜厚で5nm程度以上となる処理時間に対してはフラットバンド電圧の変動量(△ VFB) が増加し始めるので、酸素プラズマ処理はシリコン基板の酸化量がLP CVD酸化シリコン膜の厚さの30%増となる範囲内に止めておくのが望ましい 。しかし、シリコン基板上の酸化シリコン膜の厚さがLPCVD酸化シリコン膜 の厚さの30%増以上である場合においてもフラットバンド電圧の変動量は実用 上問題となるレベルではないので、そのような酸素プラズマ処理の有効性を否定 するものではない。このように過剰な酸素プラズマ処理によりフラットバンド電 圧の変動量が増加する現象は本発明者が初めて見出したものであるが、本発明者 の検討によれば、その現象は、LPCVD酸化シリコン膜の下に存在するシリコ

ン基板の酸化が進行することにより、酸化シリコン膜とシリコン基板との界面の 応力が増加する結果、キャリアトラップが増加することに起因すると想定される。

[0019]

次に、図2は、図1の容量電圧特性に代えて電流電圧特性(ゲート絶縁膜のリ ーク電流)を測定した結果を示している。一般的に酸化シリコン膜においては電 圧ストレスの付加により、低い(絶対値が小さい)ゲート電圧に対してもゲート 絶縁膜のリーク電流が顕在するようになり、不揮発性メモリにおいて情報記憶を 担う蓄積電荷が消失するという問題が生じる。図2には、例えば1μA/c m² のリーク電流をもたらすゲート電圧の下でゲート絶縁膜中に誘起される電界強度 の初期値からの変動量を示してある。上記電界強度の変化量は、上記酸素プラズ マ処理を施すことより、熱酸化で形成した酸化シリコン膜と同等レベルにまで大 きく減少する。電界強度の変動量に関しては、酸素プラズマ処理の処理時間が短 い(図2においてはシリコン基板の酸化量が3nm程度以下)場合には、電界強 度の変動が完全に防止される訳ではないが、実用上問題とならないレベルにまで 改善されている点に変わりはない(図2の白丸印参照)。したがって、図1およ び図2を総合すると、形成したLPCVD酸化シリコン膜の厚さとほぼ同程度の 厚さの酸化シリコン膜がシリコン基板上に形成されるように酸素プラズマ処理の 処理時間を設定するのが効果的であり、酸素プラズマ処理によりシリコン基板上 に形成される酸化シリコン膜の厚さがLPCVD酸化シリコン膜の厚さの30% 減~30%増の範囲内にあるように処理時間を調整すると、より一層効果的であ ることが多いことが本発明者の検討結果により初めて見出された。

[0020]

次に、図3および図4は、上記酸素プラズマ処理時の圧力を上記67Paに代えて267Paで行ったものを試料として上記図1および図2で説明したのと同様の測定を行った結果をそれぞれ示したものである。これらの図から分かるように、酸素プラズマ処理圧力が高い場合には、酸素プラズマ処理により低圧力の場合と同程度にまでシリコン基板が酸化されているにもかかわらず短時間で絶縁破壊が生じており、LPCVD酸化シリコン膜の改質が充分になされていないこと

が本発明者によって初めて見出された。本発明者は、このような差が生じる原因 を以下のように考えている。すなわち、プラズマの圧力が低い場合には、プラズ マ中のイオンのラディカルに対する比が、高圧力下の場合と比較して増大するが 、この酸素プラズマ中のイオン(主として酸素イオン(〇+もしくは〇ゥ+)であ るが、酸素以外のガスを添加した場合は、その添加ガスによるイオンも含む)が 加速されてLPCVD酸化シリコン膜に衝突し、その物理的(機械的)な衝撃に より、LPCVD酸化シリコン膜の一部が破壊され、LPCVD酸化膜の構成原 子に再配置が生じ、より安定な結合を形成する結果、LPCVD酸化シリコン膜 に、より強固な構造が形成されるものと考えている。これに対して、プラズマの 圧力が高い場合には、プラズマ中のイオンのラディカルに対する比が、低圧力の 場合と比較して低下するために、上記再配置が充分に行われないために充分な改 質効果が得られないものと想定される。すなわち、酸素ラディカル(O*もしく は02*) もLPCVD酸化シリコン膜の改質に寄与していると想定できるが、酸 素ラディカルでは、充分な膜質(ゲート絶縁耐圧)の改善にはならないことを本 発明者が初めて見出した。前記非特許文献1では、「CVD酸化膜を酸素ラディ カル $(O^* \bullet \cup C \cup C_2^*)$ に曝す処理により、その酸化膜のフッ酸溶液中でのエ ッチング速度を減少できる」旨の記載があるが、上記酸素ラディカル処理では、 酸化シリコン膜の膜質(ゲート絶縁耐圧)を改善させることは困難であると思料 できる。このように、本発明者は、酸化膜の膜質改善にはプラズマ中のイオンの 働きが重要であり、単純に酸素プラズマ処理を施しても充分な膜質改善の効果を 得ることは難しいことを初めて見出した。

$[0\ 0\ 2\ 1]$

図5および図6は、それぞれ図1および図2の酸素プラズマ処理において処理 圧力を変えて作成した試料を用いて同様な測定を行った結果を示したものである 。ここでは、処理圧力が異なってもシリコン基板上に形成される酸化シリコン膜 の厚さが二酸化シリコン換算膜厚で4nm程度となるように処理時間を調整して ある。これらの図から、酸素プラズマ処理の処理圧力を200Pa以下とすれば 良好な改質効果が得られる。また、処理圧力を1Pa以下とするとプラズマが不 安定になったり、処理室内の残留気体の影響を受けやすくなったりするので、酸 素プラズマ処理の効果や再現性に問題が生じる可能性が高くなり好ましくない。本発明者の検討によれば、プラズマ処理に最適な圧力は、プラズマ処理装置や他の条件等により変動するので限定するのは難しいが、作用的にはプラズマ中のイオンによる膜質改善が行われる範囲であり、本発明者が行った実験では、1 P a 以上で、200 P a 以下の範囲、好ましくは、67 P a 以上、133 P a 以下の範囲を例示できる。

[0022]

次に、厚いLPCVD酸化シリコン膜に対するプラズマ処理時間依存性につい て説明する。図7および図8は、LPCVD法により形成した厚さ17nm(二 酸化シリコン換算膜厚)程度の酸化シリコン膜に対してプラズマ処理を施したも のに対して、上記酸化シリコン膜中の電界が-8.7MV/cmとなるようにス トレス電圧を印加した際の、フラットバンド電圧の変動量と、リーク電流が一定 となる電界強度の変動量とをそれぞれ示している。プラズマ処理の圧力は、例え ば67Pa程度である。また、図8は、リーク電流が0.1μA/cm²となる 電界強度について調べた結果を示している。これらの図においては、プラズマ処 理する際の雰囲気が酸素の場合と水蒸気を含有した酸素の場合との結果を比較し て示している。いずれの雰囲気の場合においても処理量の増加とともに電圧スト レスによる特性の変動が減少している。図7および図8においては、プラズマ処 理によるシリコン基板上の酸化量がいずれもCVD法により形成した直後の酸化 シリコン膜よりも薄く、このような処理範囲において処理量とともに改善効果が 増加する点は、上記図1および図2の場合と同様である。図8に示した電界強度 変化は負であるので、電圧ストレスにより、リーク電流が流れ難くなっている。 リーク電流を減らすという観点からは変動の大きい方が望ましいように思われる が、不揮発性メモリのトンネル酸化膜等に用いた場合には書き込みおよび消去の 速度の低下をもたらすので問題である。

[0023]

次に酸素プラズマ処理時の雰囲気との関係について説明する。雰囲気については、特に上記図7に示すフラットバンド電圧の変動に関して、酸素雰囲気よりも水分を含有した酸素雰囲気の方がより一層良好な結果を得ることができる。

[0024]

次にCVD酸化シリコン膜の膜質との関係について説明する。図9および図10は、CVD酸化シリコン膜の形成を低温で行った場合と高温で行った場合との結果を比較して示している。低温での膜形成では、例えば反応気体にテトラエチルオルソシリケート(Tetra Ethyl Ortho Silicate: TEOS、Si (OC $_2$ H $_5$) 4)を用い680℃で行った。高温での膜形成では、例えばモノシラン(Si H $_4$)とN $_2$ Oとを含有する混合気体を用いて800℃で行った。なお、図1~図8においては、全て高温形成の酸化シリコン膜を用いている。

[0025]

図9および図10においては、CVD法で形成した酸化シリコン膜の厚さが低温形成で5nm程度、高温形成で4nm程度と異なっているが、酸素プラズマ処理によりシリコン基板上に形成される酸化シリコン膜の厚さをそれぞれの膜厚に揃えてある。CVD法による膜形成を低温で行った場合には、電圧ストレスによるフラットバンド電圧に関してあまり改善されておらず(図9の四角印参照)、本実施の形態の目的を達成するためには高温形成の酸化シリコン膜を用いることが望ましいことが分かる(図9の三角印参照)。

[0026]

また、酸化シリコン膜の成膜方法として、通常のLPCVD法に代えて原子層成長CVD(Atomic Layer Deposition: ALD)を用いた場合には、高温形成の場合に勝るとも劣らない結果が得られた。また、上記原子層成長CVD法を採用した場合は、用途によっては上記酸素プラズマ処理を施さずに使用することも可能である。

[0027]

また、図9および図10には、プラズマを用いずに通常の熱酸化処理を施した場合の結果も示しておいた。この熱酸化処理の場合も、シリコン基板上に形成される酸化シリコン膜の厚さがCVD法で形成した酸化シリコン膜の厚さと等しくなるように処理時間を調整してある。この場合の熱酸化処理の雰囲気は水分と酸素との混合気体である。これらの図から、熱酸化処理は、絶縁耐圧を向上させる効果はあるもののフラットバンド電圧の変動や所定のリーク電流に対応する電界

強度の変動を防止する効果に劣り、本実施の形態の酸素プラズマ処理が従来に無い効果を発揮していることが分かる。

[0028]

次に、図11は、本実施の形態の酸素プラズマ処理で使用したプラズマ処理装 置1の一例を示している。プラズマ処理装置1は、高周波電源1a、整合器1b 、アンテナ1c、反応槽1d、処理台1e、反応気体導入口1fおよび排気口1 gを有している。高周波電源1aは、例えば2.45GHzの高周波電力を発生 させることが可能な構造とされている。高周波電源1aで生じた高周波電力は整 合器1bを通じて、反応槽1dの外部に設置されたアンテナ1cに伝送される。 アンテナ1cは、例えばRLSA(Radial Line Slot Antenna)方式のアンテナ を採用しており、反応槽1d内に対して円偏波マイクロ波を放射することが可能 な構造とされている。このアンテナ1 c から反応槽1 d 内に放射されたマイクロ 波により、処理台1e上の半導体ウエハ2Wの主面とアンテナ1cとの間の反応 槽1d内にプラズマPLが生成される構成とされている。プラズマ励起部とプロ セス空間とが分離されるように、半導体ウエハ2Wがプラズマ励起部からの拡散 プラズマ領域に配置されるようになっている。これにより、半導体ウエハ2Wの 主面のパターンに依存しない面内均一性を有するプロセスとすることができる。 本装置においては、半導体ウエハ2Wの主面に照射されるイオンのエネルギーが 1 e V程度以下とされるようになっている。このため、半導体ウエハ 2 Wの主面 にダメージが生じないようにすることができる。処理台1eにはヒータが設けら れ、プラズマ処理中の半導体ウエハ2Wの温度が、例えば400℃程度にされる ようになっている。酸素 (O_2) を主要なガスとして含む処理ガスは、反応気体 導入口1fを通じて反応槽1d内の半導体ウエハ2Wの主面上方に供給される。 半導体ウエハ2Wの主面に対向するようにシャワープレートを配置し、そのシャ ワープレートを通じて半導体ウエハ 2 Wの主面に均一に処理ガスを供給するよう にしても良い。使用済みの処理ガスは半導体ウエハ2Wの周辺の排気口1gを通 じて均一に排気される構成とされている。

[0029]

次に、本実施の形態の半導体装置の製造方法の一例を図12~図17により説

明する。図12~図17は、本実施の形態1の半導体装置の製造工程中における 半導体ウエハ2Wの要部断面図である。なお、符号A1は薄膜形成領域、A2は 厚膜形成領域、A3は分離領域をそれぞれ示している。

[0030]

まず、図12に示すように、平面略円形状の半導体ウエハ2Wを構成するp型のシリコン(Si)単結晶からなる半導体基板(以下、基板という)2Sの主面(デバイス形成面)の分離領域A3に、例えば浅溝型の素子分離部(Shallow Grove Isolation:SGIまたはShallow Trench Isolation:STI)3を形成する。続いて、基板2Sの主面の素子分離部3に囲まれた活性領域上に、例えば酸化シリコン膜からなる絶縁膜4を熱酸化法等によって形成する。この絶縁膜4は、後述のイオン打ち込み処理に際して半導体ウエハ2Wを保護する機能を有している。その後、絶縁膜4を介して基板2Sに、pウェルPWLおよびnウェルNWLを形成するためのイオン打込みをそれぞれ別々のフォトレジストパターンをマスクにして行い、さらに、しきい値電圧を調節する作用のある半導体領域5a,5bを形成するためのイオン打込みをそれぞれ別々のフォトレジストパターンをマスクにして行う。

[0031]

わち、酸素流量く希釈ガス流量とされている。本発明者の実験によれば、あまり 酸素流量が多い(例えば200cc/min程度)と、上記高圧力の場合と同様 にゲート絶縁耐圧の不良発生率が増加することが初めて見出されている。ここで 希釈ガスを添加したのは、励起 (イオン化またはラディカル化) したい分子 (こ こでは酸素のことであり、対象分子という)よりも励起され易い分子(ここでは アルゴンのことであり、添加分子という) を処理ガス中に添加することにより、 反応分子の励起種(イオンやラディカル)の密度を変化させ、その添加分子のエ ネルギーをも用いて対象分子を間接的に励起させることで、対象分子の励起効率 を高めることができ、処理効率を向上させることができるからである。また、添 加分子自体による物理的衝撃(例えばスパッタリング)も、LPCVD酸化シリ コン膜の膜質改善に寄与していると想定されるからである。ただし、処理ガスは 、上記のものに限定されるものではなく種々変更可能である。例えばオゾン (〇 $_3$)の単体ガス、酸素(O_2)の単体ガス、水蒸気(H_2O)、NOの単体ガスま たは N_2O の単体ガスでも良い。また、処理ガスは、水素(H_2)と酸素との混合 ガス(プラズマ中で H_2O を形成)、水蒸気(H_2O)と酸素との混合ガス、NOガスと酸素との混合ガスまたはN2Oと酸素との混合ガスでも良い。また、上記 単体ガスまたは混合ガスを不活性ガス(ヘリウム(He)、アルゴン、クリプト ン(Kr)またはキセノン(Xe))により希釈したガスでも良い。本発明者の 検討によれば、LPCVD酸化シリコン膜の膜質改善という観点からすると処理 ガス種としての有効性は以下のような順序と思料される。すなわち、(H₂/O₂ $/A r) = (H_2/O_2/K r) = (H_2/O_2/H e) = (H_2O/O_2/A r) =$ $(H_2O/O_2/K r) = (H_2O/O_2/H e) = (H_2O/A r) = (H_2O/K e)$ $r) = (H_2O/H_e) > (O_3/A_r) = (O_3/K_r) = (O_3/H_e) > (O_3/H_e)$ お、現状のオゾン発生装置から発生するオゾンの濃度は10%程度であり、残り の90%は酸素なので、あえてオゾンと酸素との混合ガスを処理ガスとして例示 していないが、オゾンと酸素との混合ガスを排除するものではない。また、酸素 プラズマ処理時の処理室内の圧力は前記した通りである。

[0032]

このような酸素プラズマ処理を施すことにより、上記のようにプラズマ中のイオンおよびラディカルの働きにより、LPCVD法で形成された絶縁膜 6 a の膜質を熱酸化法で形成された酸化シリコン膜と同等の膜質に改善することができた。また、半導体ウエハ2Wの主面に対する酸素プラズマ中のイオンの照射エネルギーを比較的低くできる(数 e V程度)ので、半導体ウエハ2Wの主面および絶縁膜 6 a に対して低ダメージで、絶縁膜 6 a の改善処理が可能である。

[0033]

次いで、図14に示すように、薄膜形成領域A1に開口部を有し、厚膜形成領域A2およびその周辺の分離領域A3の少なくとも一部を覆うようなフォトレジストパターン(以下、レジストパターンという)PR1を形成した後、そのレジストパターンPR1から露出する上記絶縁膜6aをフッ酸を含む溶液中にて除去する。レジストパターンPR1に被覆されていない分離領域3には絶縁膜6aが形成されているので、露出している素子分離部3の埋込み絶縁膜の上部が上記エッチング処理の際に除去され窪んでしまうのを低減または防止することができる。素子分離部3の上部が窪むと、素子分離部3の溝の上部側面の基板2Sが露出され、その露出部には続く熱酸化処理で厚さが8nm程度の薄い熱酸化膜が形成されるのみである。その上、素子分離部3の窪みにより露出された溝の上部側面の基板2Sには、しきい値電圧調整用の不純物は打ち込まれない。このため、その溝の上部側面にゲート電極が重なると、MISのしきい値電圧が低くなりオフ電流が増加する結果、MISのスイッチング特性が劣化するという問題が生じる。これに対して、本実施の形態では、素子分離部3の上部が窪むのを低減または防止できるので、MISのスイッチング特性を大きく改善することが可能となる

[0034]

続いて、レジストパターンPR1をアッシング法によって除去した後、洗浄処理を行う。ここで、絶縁膜6aは上記のようにLPCVD法で形成されているが、本実施の形態1では、絶縁膜6aに対して酸素プラズマ処理を施すことにより、絶縁膜6aの膜質が熱酸化膜と同等程度までに改善されていることにより、上記レジストパターン除去後の洗浄処理の際に、後に厚膜形成領域のMISのゲート

絶縁膜となる絶縁膜 6 a がエッチングされたり、損傷を受けたりするのを低減または防止することができる。このように、素子分離部 3 に熱酸化膜と同等の膜質を有する絶縁膜 6 a が形成されていることは、素子分離部 3 の埋込み絶縁膜の落ち込み量を低減し、M I S のスイッチング特性の異常を防止する上で、重要な役割を果たしている。

[0035]

次いで、例えば二酸化シリコン換算膜厚で8mm程度の厚さの酸化シリコン膜が基板2Sの露出面に形成されるように半導体ウエハ2Wに対して熱酸化処理を施す。これにより、図15に示すように、薄膜形成領域A1に、例えば二酸化シリコン換算膜厚で8mm程度の厚さの酸化シリコン膜からなる絶縁膜7aを形成する。この時、同時に厚膜形成領域A2において絶縁膜6aが接する基板2Sの界面に、例えば二酸化シリコン換算膜厚で5mm程度の厚さの酸化シリコン膜からなる絶縁膜7bを形成する。すなわち、上記熱酸化処理により、厚膜形成領域A2の基板2S上の絶縁膜6a,7bの総厚は、例えば二酸化シリコン換算膜厚で25mm程度となる。絶縁膜7aは、薄膜形成領域A1のMISのゲート絶縁膜であり、絶縁膜6a,7bの積層膜は、厚膜形成領域A2のMISのゲート絶縁

[0036]

続いて、図16に示すように、ゲート電極8aおよびキャップ絶縁膜9を形成する。薄膜形成領域A1および厚膜形成領域A2のゲート電極8aは、同じ多結晶シリコン膜等をフォトリソグラフィ(以下、リソグラフィという)技術およびドライエッチング技術によりパターニングして形成されている。キャップ絶縁膜9は、例えば酸化シリコン膜からなり、ゲート電極8aのパターニングと同工程でパターニングされている。その後、相対的に低不純物濃度の半導体領域10a,11aを形成するためのイオン打ち込みをそれぞれ別々のレジストパターンをマスクとして行う。半導体領域10aは、例えばリン(P)またはヒ素(As)が導入されてn型に形成され、半導体領域11bは、例えばホウ素(B)またはニフッ化ホウ素(BF2)が導入されてp型に形成されている。その後、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜をCVD法等によ

って堆積した後、これを異方性エッチングによりエッチバックすることにより、ゲート電極8aおよびキャップ絶縁膜9の側面にサイドウォール12を形成する。その後、相対的に高不純物濃度の半導体領域10b,11bを形成するためのイオン打ち込みをそれぞれ別々のレジストパターンをマスクとして行う。半導体領域10bは、例えばリンまたはヒ素が導入されてn+型に形成され、半導体領域11bは、例えばホウ素または二フッ化ホウ素が導入されてp+型に形成されている。このようにしてLDD(Lightly Doped Drain)構造を有するソースおよびドレイン用の半導体領域10a,10b,11a,11bを形成して薄膜形成領域A1に、例えばnMISQnを形成し、厚膜形成領域A2に、例えばpMISQpを形成する。nMISQnは、相対的に低い電源電圧で駆動し、相対的に速い動作速度が要求されるようなMISを例示し、pMISQpは、相対的に高い電源電圧で駆動し、高速動作が要求されないようなMISを例示している。ただし、これは例示であり、薄膜形成領域A1にpMISが形成される場合もあるし、厚膜形成領域A2にnMISが形成される場合もあるし、厚膜形成領域A2にnMISが形成される場合もある。

[0037]

次いで、図17に示すように、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜13aをCVD法または塗布法によって堆積した後、その絶縁膜13aに半導体領域10b,11bやゲート電極8aの一部が露出するようなコンタクトホール14を形成する。その後、半導体ウエハ2Wの主面上に、例えば窒化チタン(TiN)等からなる相対的に薄い導体膜を堆積した後、その上にタングステン等からなる相対的に厚い金属膜を堆積し、さらにこれらの積層膜がコンタクトホール14内のみに残されるようにその積層膜をエッチバック法またはСMP(Chemical Mechanical Polishing)法によって除去することでコンタクトホール14内にプラグ15aを形成する。その後、半導体ウエハ2Wの主面上に、例えばアルミニウム(A1)またはアルミニウム合金からなる金属膜をスパッタリング法等によって堆積した後、これをリソグラフィ技術およびドライエッチング技術によりパターニングすることで配線16aを形成する。このようにして、同一の基板2Sにゲート絶縁膜の厚さが異なるnMISQnおよびpMISQpを備えた半導体装置を完成させた。

[0038]

このように、本実施の形態1においては、LPCVD法による酸化シリコン膜 につきもののゲート絶縁信頼性(ゲート絶縁耐性)の劣化は上記酸素プラズマ処 理により問題とならないレベルにまで改善された。しかも、基板2Sをあまり酸 化させることなく厚いゲート酸化膜を形成しているので、素子分離部3の溝側壁 の酸化量を従来より大きく減少させることができ、結晶欠陥の数を問題とならな い程度にまで減少させることができた。また、比較的低い温度条件(800℃以 下)で厚膜形成領域A2のMISのゲート絶縁膜の成膜および改質が可能なので 、既に基板2Sに導入されている不純物の再拡散を低減または防止でき、その不 純物濃度プロファイルをより所望の状態にすることができる。また、半導体ウエ ハ2Wの主面に対する酸素プラズマ中のイオンの照射エネルギーを比較的低くで きる(数eV程度)ので、半導体ウエハ2Wの主面および絶縁膜6aに対して低 ダメージで、絶縁膜6aの改善処理が可能であった。さらに、素子分離部3の埋 込み絶縁膜の厚さを、ほぼゲート酸化膜形成工程以前の値に維持することができ たので、素子分離部3の埋込み絶縁膜の落ち込み量を従来よりも減少させること ができ、その結果、MISのスイッチング特性の異常も大きく改善することがで きた。したがって、半導体装置の信頼性や性能を向上させることができた。

[0039]

上記酸素プラズマ処理は軽度であると膜全体が改質されないので充分な絶縁信頼性が得られないのは言うまでもないが、過度に行なった場合にも絶縁信頼性の劣化を招く場合があることが本発明者の検討により初めて明らかとなった。このため、本実施の形態においては、基板2Sの主面上に何ら膜を形成せずに酸素プラズマ処理を行なった場合に基板2Sの主面上に形成される酸化シリコン膜の厚さ(二酸化シリコン換算膜厚)を、20nm程度の厚さ(二酸化シリコン換算膜厚)に堆積した酸化シリコン膜(絶縁膜6a)と同程度にすることが望ましい。

[0040]

(実施の形態2)

本実施の形態2では、薄膜形成部のゲート絶縁膜もCVD酸化膜により形成する場合の一例を図18および図19により説明する。図18および図19は、本

実施の形態2の半導体装置の製造工程中における半導体ウエハ2Wの要部断面図である。

[0041]

まず、前記実施の形態1の図12に示した絶縁膜4を除去する工程までを経た後、図18に示すように、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜6bを二酸化シリコン換算膜厚で16nm程度の厚さとなるようにLPCVD法により堆積し、さらに、その絶縁膜6bに対して上記図13で説明したのと同様の酸素プラズマ処理を施す。これにより、LPCVD法で形成された絶縁膜6bの膜質を、熱酸化法で形成された酸化シリコン膜と同等の膜質に改善することが可能である。

[0042]

次いで、前記実施の形態1の絶縁膜6aと同様に、薄膜形成領域A1に開口部 を有し、厚膜形成領域A2およびその周辺の分離領域A3の少なくとも一部を覆 うようなレジストパターンを形成した後、そのレジストパターンから露出する上 記絶縁膜6bをフッ酸を含む溶液中にて除去する。この場合もレジストパターン P R 1 に被覆されていない分離領域 3 には絶縁膜 6 a が形成されており、露出し ている素子分離部3の埋込み絶縁膜の上部が上記エッチング処理の際に除去され 窪んでしまうのを低減または防止することができるので、MISのスイッチング 特性を大きく改善することが可能となる。続いて、絶縁膜6bのパターニング時 にマスクとして用いたレジストパターンをアッシング法等により除去した後、洗 浄処理を行う。この場合も前記実施の形態1と同様に、絶縁膜6bが酸素プラズ マ処理により熱酸化膜と同等程度に改質されているので、上記レジストパターン 除去後の洗浄処理の際に、後に厚膜形成領域のMISのゲート絶縁膜となる絶縁 膜6bがエッチングされたり、損傷を受けたりするのを抑制または防止できる。 その後、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜6 c を二酸化シリコン換算膜厚で8nm程度の厚さになるようにLPCVD法等に より堆積する。この場合、絶縁膜6 c は素子分離部3上にも堆積されるので、上 記の絶縁膜6bのパターニングやレジストパターンの洗浄処理により素子分離部 3の上部が若干除去され窪んでしまってもその窪みが絶縁膜6cにより埋め込ま

れるようにすることができる。このため、MISのスイッチング特性をさらに改 善することが可能となる。その後、絶縁膜6 c に対して図18の矢印で模式的に 示すように上記図13で説明したのと同様の酸素プラズマ処理を施す。これによ り、LPCVD法で形成された絶縁膜6cの膜質を、熱酸化法で形成された酸化 シリコン膜と同等の膜質に改善することが可能である。また、比較的低い温度条 件で絶縁膜6cの成膜および改質が可能なので、既に基板2Sに導入されている 不純物の再拡散を低減または防止でき、その不純物濃度プロファイルをより所望 の状態にすることができる。さらに、半導体ウエハ2Wの主面に対する酸素プラ ズマ中のイオンの照射エネルギーを比較的低くできる(数eV程度)ので、半導 体ウエハ2Wの主面および絶縁膜6cに対して低ダメージで、絶縁膜6cの改善 処理が可能である。これらにより、素子の信頼性や性能を向上させることができ る。酸素プラズマ処理後の厚膜形成領域A2の絶縁膜の総厚は、二酸化シリコン 換算膜厚で25nm程度となる。これ以降は、前記実施の形態1と同様にして、 図19に示すように、同一の基板2Sにゲート絶縁膜の厚さが異なるnMISQ nおよびpMISQpを備える半導体装置を完成させた。薄膜形成領域Alのn MISQnのゲート絶縁膜は、主としてLPCVD法で形成された絶縁膜6cで 構成されており、そのゲート絶縁膜の厚さは、例えば二酸化シリコン換算膜厚で 8~9 n m程度である。また、厚膜形成領域A2の p M I S Q p のゲート絶縁膜 は、主としてLPCVD法で形成された絶縁膜6b、6cの積層膜で構成されて おり、そのゲート絶縁膜の厚さは、例えば二酸化シリコン換算膜厚で25nm程 度である。

[0043]

このように、本実施の形態2においても前記実施の形態1で得られた効果の他に、以下の効果が得られた。すなわち、素子分離部3の溝側壁がほとんど酸化されないので結晶欠陥を前記実施の形態1よりもさらに減少させることができた。また、素子分離部3の埋込み絶縁膜の厚さがゲート酸化膜形成工程以前の値よりも増加し、その埋込み絶縁膜の落ち込み量を前記実施の形態1より小さくすることができるので、MISのスイッチング特性もより正常に近いものとすることができた。

[0044]

(実施の形態3)

本実施の形態3では、薄膜形成領域のゲート絶縁膜を上記酸素プラズマ処理により形成する場合の一例を図20~図22により説明する。図20~図22は、本実施の形態3の半導体装置の製造工程中における半導体ウエハ2Wの要部断面図である。

[0045]

まず、前記実施の形態1の図12に示した絶縁膜4を除去する工程までを経た 後、図20に示すように、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜 からなる絶縁膜6dを二酸化シリコン換算膜厚で24nm程度の厚さとなるよう にLPCVD法により堆積する。続いて、薄膜形成領域A1に開口部を有するレ ジストパターンを形成した後、これをエッチングマスクとしてフッ酸を含む溶液 中にて上記絶縁膜6 dを選択的に除去する。その後、レジストパターンを除去し 洗浄を行った後、図20の矢印で模式的に示すように、上記酸素プラズマ処理を 施す。これにより、図21に示すように、薄膜形成領域A1の露出した基板2S の主面上に、例えば二酸化シリコン換算膜厚で8mm程度の厚さの酸化シリコン 膜からなる絶縁膜17aを形成する。その際、厚膜形成領域A2のゲート絶縁膜 となる絶縁膜6dは、その膜質を前記実施の形態1、2と同様に改善させること ができる。しかも比較的低い温度条件で絶縁膜6dの成膜および改質が可能なの で、既に基板2Sに導入されている不純物濃度プロファイルをより所望の状態に することができる。また、半導体ウエハ2Wの主面に対する酸素プラズマ中のイ オンの照射エネルギーを比較的低くできる(数 e V 程度)ので、半導体ウエハ 2 Wの主面および絶縁膜6dに対して低ダメージで、絶縁膜6dの改善処理が可能 である。これらにより、素子の信頼性や性能を向上させることができる。上記酸 素プラズマ処理により厚膜形成領域A2に形成されるゲート絶縁膜の厚さはほと んど増加せず最終的に、例えば二酸化シリコン換算膜厚で25nm程度となる。

[0046]

その後は、前記実施の形態1と同様にして、図22に示すように、同一の基板2Sにゲート絶縁膜の厚さが異なるnMISQnおよびpMISQpを備える半

導体装置を完成させた。薄膜形成領域A10nMISQnのゲート絶縁膜は、主として酸素プラズマ処理で形成された絶縁膜17aで構成されており、そのゲート絶縁膜の厚さは、例えば二酸化シリコン換算膜厚で8nm程度である。また、厚膜形成領域A20pMISQpのゲート絶縁膜は、主としてLPCVD法で形成された絶縁膜6dと酸素プラズマ処理で形成された絶縁膜の積層膜で構成されており、そのゲート絶縁膜の厚さは、例えば二酸化シリコン換算膜厚で25nm程度である。

[0047]

本実施の形態3においては、前記実施の形態1と同様の効果を得ることができた。特に、本実施の形態3においては、前記実施の形態1,2とは異なり、LPCVD法により酸化シリコン膜を形成した後にプラズマ処理を施していないにもかかわらず、熱酸化膜にひけをとらない絶縁信頼性が得られた。これは、薄膜形成領域A1を形成するための酸素プラスマ処理が、前記実施の形態1,2でLPCVD酸化シリコン膜の形成直後に行った酸素プラズマ処理の役割を果たしているためである。しかしながら、厚膜形成領域A2の酸化シリコン膜(本実施の形態3の絶縁膜6d)を保護していたレジストパターンを除去する際には、下地の酸化シリコン膜を多少なりともエッチングしてしまう洗浄処理を行うことが多いので、そのエッチングによる下地の酸化シリコン膜の損傷を防ぐために、前記実施の形態1,2と同様に上記レジストパターンの形成の前に酸化シリコン膜(絶縁膜6d)に対して少なくとも軽度の酸素プラズマ処理を施し、その酸化シリコン膜(絶縁膜6d)の表面領域の膜質を改善しておいた方が本実施の形態の目的を達成する上で望ましい。

[0048]

(実施の形態4)

本実施の形態4では、厚膜形成領域のゲート絶縁膜上に保護膜を形成する工程を有する半導体装置の製造方法の一例を図23~図26により説明する。図23~図26は、本実施の形態4の半導体装置の製造工程中における半導体ウエハ2Wの要部断面図である。

[0049]

まず、図23に示すように、半導体ウエハ2Wの主面上に絶縁膜6aを堆積し 、その絶縁膜6aに対して酸素プラズマ処理を施す工程(図13参照)までを前 記実施の形態1と同様に経た後、絶縁膜6a上に、例えば酸化シリコン膜からな る絶縁膜6 e を、例えば二酸化シリコン換算膜厚で13 n m程度になるようにL PCVD法により形成する。続いて、図24に示すように、薄膜形成領域A1に 開口部を有し、厚膜形成領域A2およびその周辺の分離領域A3の少なくとも一 部を覆うようなレジストパターンPR1を形成する。本実施の形態4では、レジ ストパターンPR1の平面形状は、前記実施の形態1と同じであるが、ここでの レジストパターンPR1は後のゲート絶縁膜6aとは直接接しておらず、その上 の絶縁膜6 e と直接接した状態で形成されている。このため、レジストパターン PR1によるゲート絶縁膜(絶縁膜6a)の汚染を抑制または防止できるので、 厚膜形成領域A2のMISの信頼性や性能を向上させることができる。その後、 そのレジストパターンPR1から露出する上記絶縁膜6 e, 6 a をフッ酸を含む 溶液中にて除去する。この絶縁膜6a.6eのパターニング処理の際も、前記実 施の形態1と同様に、素子分離部3に絶縁膜6 aが形成されているので、露出し ている素子分離部3の埋込み絶縁膜の上部が上記エッチング処理の際に除去され 窪んでしまうのを抑制または防止できるので、MISのスイッチング特性を大き く改善することが可能となる。

[0050]

続いて、レジストパターンPR1をアッシング法等によって図25に示すように除去する。この際、本実施の形態4によれば、後にゲート絶縁膜となる絶縁膜6a上に絶縁膜6eが形成されており、下層の絶縁膜6aを保護することができるので、レジストパターンPR1の除去時に絶縁膜6aがエッチングされたり、損傷を受けたりするのを抑制または防止できる。したがって、厚膜形成領域A2のMISの信頼性および性能を向上させることができる。その後、洗浄を兼ねて上記絶縁膜6eをフッ酸を含む溶液中にて除去する。その際、絶縁膜6eが残存しない範囲内で下層の絶縁膜6aのエッチング量を最小限にとどめることが厚膜形成領域A2の絶縁信頼性を確保する上で重要である。絶縁膜6a,6eは、共にLPCVD法で形成された酸化シリコン膜ではあるが、絶縁膜6aは酸素プラ

ズマ処理により膜質が熱酸化膜と同等程度に改善されているのに対して、絶縁膜6eは酸素プラズマ処理を施していないのでエッチングレートが相対的に速くなる。すなわち、絶縁膜6a,6eは、もともと同じLPCVD酸化シリコン膜ではあるが、エッチング選択比を高くとれる。このため、本実施の形態4では、絶縁膜6eのエッチングに際して、絶縁膜6aのエッチング量または損傷を最小限にとどめることができるようになっている。なお、絶縁膜6eの堆積を絶縁膜6aよりも低温で行うとエッチング選択比をさらに高くとることができるので、絶縁膜6aのエッチング量または損傷がさらに低減される。

[0051]

その後、前記実施の形態1と同様に、例えば二酸化シリコン換算膜厚で8 nm程度の厚さの酸化シリコン膜が露出した基板2 Sの主面に形成されるように半導体ウエハ2 Wに対して熱酸化処理を施す。これにより、図26に示すように、薄膜形成領域A1に、例えば二酸化シリコン換算膜厚で8 nm程度の厚さの酸化シリコン膜からなる絶縁膜7 aを形成する。この時、同時に厚膜形成領域A2において絶縁膜6 aが接する基板2 Sの界面に、例えば二酸化シリコン換算膜厚で5 nm程度の厚さの酸化シリコン膜からなる絶縁膜7 bを形成する。このようにして前記図17と同様の半導体装置を完成させた。

[0052]

このような保護機能を有する絶縁膜6eの形成が本願の他の実施の形態においても同様の効果を有することは言うまでもない。ただし、前記実施の形態3において上記絶縁膜6eを形成する際には、上記絶縁膜6dを形成した後、その絶縁膜6dに対して上記酸素プラズマ酸化処理をしておくことが重要である。これにより、絶縁膜6eを除去する際の絶縁膜6dのエッチングによる目減りや損傷を最小限に留めることができる。

[0053]

(実施の形態 5)

本実施の形態5では、厚膜形成領域のゲート絶縁膜をCVD法で形成する際に 、その絶縁膜の堆積処理を複数回に分けて行い、その堆積処理の度に上記酸素プ ラズマ処理を施す工程を有する場合の一例を図27~図31により説明する。図 27~図31は、本実施の形態5の半導体装置の製造工程中における半導体ウエハ2Wの要部断面図である。

[0054]

まず、前記実施の形態1の図12に示した絶縁膜4を除去する工程までを経た後、図27に示すように、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜6fを二酸化シリコン換算膜厚で10nm程度の厚さとなるようにLPCVD法により堆積する。続いて、絶縁膜6fに対して上記酸素プラズマ処理を施すことにより、前記実施の形態1~4と同様に、絶縁膜6fの膜質を熱酸化膜と同等程度に改質させる。その後、図28に示すように、再度、絶縁膜6f上に、例えば酸化シリコン膜からなる絶縁膜6gを二酸化シリコン換算膜厚で10nm程度の厚さとなるようにLPCVD法により堆積した後、絶縁膜6gに対して上記酸素プラズマ処理を施すことにより、前記実施の形態1~4と同様に、絶縁膜6gの膜質を熱酸化膜と同等程度に改質させる。このようにして厚膜形成領域A2にゲート絶縁膜形成用の所望の厚さの絶縁膜6f,6gの積層膜を形成する。

[0055]

次いで、図29に示すように、前記実施の形態1と同様にレジストパターンPR1を絶縁膜6g上に形成した後、そのレジストパターンPR1から露出する上記絶縁膜6g,6fの積層膜をフッ酸を含む溶液中にて除去する。この際、前記実施の形態1と同様に、素子分離部3の埋込み絶縁膜の上部が窪むのを低減または防止できるので、MISのスイッチング特性を大きく改善することが可能となる。続いて、レジストパターンPR1をアッシング法によって除去した後、洗浄処理を行う。この際、前記実施の形態1と同様に、絶縁膜6f,6gの膜質が熱酸化膜と同等程度までに改善されていることにより、後に厚膜形成領域のMISのゲート絶縁膜となる絶縁膜6f,6gがエッチングされたり、損傷を受けたりするのを抑制または防止できる。また、前記本実施の形態1と同様に、素子分離部3の埋込み絶縁膜の上部が窪むのを低減または防止することができるので、MISのスイッチング特性を大きく改善することが可能となる。

[0056]

次いで、前記実施の形態1と同様に、例えば二酸化シリコン換算膜厚で8nm程度の厚さの酸化シリコン膜が基板2Sの露出面に形成されるように半導体ウエハ2Wに対して熱酸化処理を施すことにより、図30に示すように、薄膜形成領域A1に、例えば二酸化シリコン換算膜厚で8nm程度の厚さの酸化シリコン膜からなる絶縁膜7aを形成し、同時に厚膜形成領域A2において絶縁膜6fが接する基板2Sの界面に、例えば二酸化シリコン換算膜厚で5nm程度の厚さの酸化シリコン膜からなる絶縁膜7bを形成する。すなわち、上記熱酸化処理により、厚膜形成領域A2の基板2S上の絶縁膜6f,6g,7bの総厚は、例えば二酸化シリコン換算膜厚で25nm程度となる。絶縁膜7aは、薄膜形成領域A1のMISのゲート絶縁膜であり、絶縁膜6f,6g,7bの積層膜は、厚膜形成領域A2のMISのゲート絶縁膜である。以下、前記実施の形態1~4と同様にして、図31に示すように、絶縁膜7aおよび絶縁膜6f,6g,7b上にゲート電極8aを形成し、半導体装置を製造する。

[0057]

前記実施の形態1においては、図13で示した酸素プラズマ処理の効果がLPCVD酸化シリコン膜(絶縁膜6a)の下層部までに充分に及ばない場合もあり、絶縁信頼性(ゲート絶縁耐圧等)が向上したとはいえ、熱酸化膜と比較すると劣っている場合もある。これに対して、本実施の形態5においては、LPCVD酸化シリコン膜の堆積を二回に分けて行い、その堆積工程の度毎に酸素プラズマ処理を行っているので膜のほぼ全体が改質されており熱酸化膜に近い絶縁信頼性(ゲート絶縁耐圧等)を得ることができた。また、酸素プラズマ処理の条件次第では、LPCVD酸化シリコン膜の堆積を三回以上に分けて行うと、より一層絶縁信頼性(ゲート絶縁耐圧等)が向上する場合もある。

[0058]

(実施の形態 6)

本実施の形態6では、不揮発性情報記憶装置として、例えば補助ゲート(Assist Gate: AG)を有するAND型フラッシュメモリの製造方法に本発明を適用した場合の一例を図32~図39により説明する。図32~図39は、本実施の形態6のAND型フラッシュメモリの製造工程中の半導体ウエハ2Wの要部断面

図である。符号MCAはメモリセルアレイを示している。

[0059]

まず、図32に示すように、半導体ウエハ2Wを構成するp型の基板2Sにお いて、メモリセルアレイMCAにn型の埋込領域DNWLを形成した後、半導体 ウエハ2Wの主面の分離領域A3に溝型の素子分離部3を形成する。続いて、前 記実施の形態1と同様に、基板2SにpウエルPWL1.PWL2およびnウエ ルNWL1, NWL2をそれぞれ別々のレジストパターンをマスクとしてイオン 打ち込み法により形成する。続いて、前記実施の形態1と同様に、基板2Sに、 しきい値電圧調整用の半導体領域5a,5b,5c,5d,5eをそれぞれ別々 のレジストパターンをマスクとしてイオン打ち込み法により形成する。その後、 基板2Sの主面の活性領域を露出させた後、半導体ウエハ2Wの主面上に、例え ば酸化シリコン膜からなる絶縁膜6aを二酸化シリコン換算膜厚で20nm程度 の厚さになるようにLPCVD法等によって堆積する。その後、図33に示すよ うに、前記実施の形態1と同様に、絶縁膜6aに対して酸素プラズマ処理を施し た。ここでは、図11に示したプラズマ処理装置1において処理室内を、例えば 100Pa程度の圧力に保持された酸素含有雰囲気で満たし、その処理室内に、 例えば2.45GHzの電磁波を導入することによりプラズマを発生させること により行った。このような酸素プラズマ処理により絶縁膜6aの膜質を熱酸化膜 と同等程度に改善させることができる。しかも、上記のように低エネルギーによ る処理が可能なので酸素プラズマ処理により基板2Sや絶縁膜6aが損傷を受け ることもない。

[0060]

次いで、図34に示すように、半導体ウエハ2Wの主面上に、厚膜形成領域A 2およびその周辺の分離領域A3が覆われ、薄膜形成領域A1およびメモリセル アレイMCAが露出されるようなレジストパターンPR2をリソグラフィ技術に より形成した後、これをエッチングマスクとしてそこから露出する絶縁膜6aを 除去する。続いて、レジストパターンPR2をアッシング法により除去した後、 半導体ウエハ2Wに対して洗浄処理を施す。この場合も前記実施の形態1と同様 に絶縁膜6aの膜質が熱酸化膜と同等程度に改善されているので、アッシングや

洗浄で絶縁膜6aが大きな損傷を受けるのを抑制または防止できる。また、前記 実施の形態1と同様に素子分離部3の埋込絶縁膜の上部が洗浄処理により窪んで しまうのを抑制または防止できる。その後、前記実施の形態1と同様に、例えば 二酸化シリコン換算膜厚で8nm程度の厚さの酸化シリコン膜が基板2Sの露出 面に形成されるように半導体ウエハ2Wに対して熱酸化処理を施すことにより、 図35に示すように、露出した基板2Sの主面上に絶縁膜7aを形成する。この 時、前記実施の形態1と同様に厚膜形成領域A2の絶縁膜6a下層の基板2S上 にも薄い絶縁膜が形成される。その後、図36に示すように、半導体ウエハ2W の主面上に、例えばリン(P)をドープしながら厚さ100nm程度の多結晶シ リコン膜からなる導体膜8をCVD法により堆積した後、その上に、例えば二酸 化シリコン換算膜厚で200nm程度の厚さとなるように酸化シリコン膜からな るキャップ絶縁膜9をCVD法により堆積する。その後、メモリセルアレイMC Aの導体膜8およびキャップ絶縁膜9をリソグラフィ技術およびドライエッチン グ技術によりパターニングすることにより、アシストゲート電極となるゲート電 極8bを形成した後、例えばリンまたはヒ素を半導体ウエハ2Wの主面に対して 斜め方向からイオン打ち込みすることにより、n型の半導体領域20を基板2S に形成する。

$[0\ 0\ 6\ 1]$

次いで、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜をCVD法等によって堆積した後、これを異方性ドライエッチングによってエッチバックすることにより、ゲート電極8bおよびキャップ絶縁膜9の側面にサイドウォール12aを形成する。続いて、メモリセルアレイMCAにおいて、基板2S上に残存する酸化シリコン膜を除去した後、例えば二酸化シリコン換算膜厚で厚さ8nm程度となるように基板2S上に酸化シリコン膜からなる絶縁膜を熱酸化法により形成する。その後、半導体ウエハ2Wの主面上にリンをドープした多結晶シリコン膜からなる導体膜をCVD法等により堆積した後、メモリセルアレイMCAを除く領域の上記導体膜を選択的に除去する。その後、半導体ウエハ2Wの主面上に有機樹脂膜を塗布した後、メモリセルアレイMCAを除く領域を覆うレジストパターンを形成し、そのレジストパターンから露出する有機樹脂膜

を、互いに隣接するゲート電極 8 b間に残されるようにエッチングする。その後、残された有機樹脂膜をマスクとしてそこから露出する上記 n型の多結晶シリコン膜からなる導体膜をエッチングした後、有機樹脂膜をアッシング法により除去することにより、互いに隣接するゲート電極 8 b間に、電荷蓄積層である浮遊ゲート電極 2 1 a を自己整合的に形成する。これにより、浮遊ゲート電極 2 1 a の合わせ余裕を小さくすることができるので、メモリセルの微細化が可能となる。また、浮遊ゲート電極 2 1 a を平坦にせずに断面 V 字状に形成したことにより、半導体ウエハ 2 W の主面内の占有面積の増大を招くことなく、浮遊ゲート電極 2 1 a の表面積を増大させることができる。

[0062]

次いで、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜 をLPCVD法により堆積した後、この絶縁膜に上記酸素プラズマ処理を施す。 続いて、その絶縁膜上に、例えば窒化シリコン(Si_xN_v)からなる絶縁膜をLPCVD法により堆積した後、その上に、例えば酸化シリコン膜からなる絶縁膜 をLPCVD法により堆積し、さらにその絶縁膜に上記酸素プラズマ処理を施す 。このようにして窒化シリコン膜を酸化シリコン膜で挟み込むような積層構造を 有する層間膜22aを形成する。このような層間膜22aの形成方法により、層 間膜22aの絶縁破壊寿命を大幅に向上させることができる。また、層間膜22 aの薄膜化が可能なので、カップリング比を向上させることができ、メモリセル に対する低電圧での情報の書き込みおよび消去動作を推進させることが可能とな る。酸素プラズマ処理時間としても、上記酸素プラズマ処理により基板2S上に 形成される酸化シリコン膜の厚さが、LPCVD酸化シリコン膜の厚さを中心に 上下30%以内となるようにすると有効である。上記層間膜22aの実効的な膜 厚は、二酸化シリコン換算膜厚で、例えば14nm程度である。その後、図37 に示すように、半導体ウエハ2Wの主面上に、例えば多結晶シリコン膜からなる 導体膜23、例えばタングステンシリサイド等のようなシリサイド膜24、酸化 シリコン膜からなる絶縁膜25をCVD法等により下層から順に堆積する。続い て、絶縁膜25上にレジストパターンを形成した後、これをエッチングマスクと して絶縁膜25をパターニングする。その後、上記レジストパターンを除去した

後、残された絶縁膜25のパターンをエッチングマスクとして、そこから露出するシリサイド膜24および導体膜23をドライエッチング法により除去することで、図38に示すように、制御ゲート電極26を形成する。このようにしてメモリセルアレイMCAに補助ゲート(AG)を有する複数のメモリセルMCを形成する。また、メモリセルアレイMCA以外の領域の絶縁膜25、シリサイド膜24、導体膜23および層間膜22aを除去する。

[0063]

次いで、メモリセルアレイMCA以外の領域のキャップ絶縁膜9および導体膜 8をリソグラフィ技術およびドライエッチング技術によりパターニングしてゲー ト電極8 a およびキャップ絶縁膜9を形成した後、前記実施の形態1と同様に、 ソースおよびドレイン用の相対的に低不純物濃度の半導体領域10a,11a, 2 7 a, 2 8 a をそれぞれ別々のレジストパターンをマスクにイオン注入法によ り形成する。半導体領域27aは、例えばホウ素(B)または二フッ化ホウ素(BF_2)が導入されてp型にされ、半導体領域28aは、例えばリン(P)また はヒ素(As)が導入されてn型にされている。続いて、図39に示すように、 前記実施の形態1と同様に、ゲート電極8aおよびキャップ絶縁膜9の側面にサ イドウォール12を形成した後、ソースおよびドレイン用の相対的に高不純物濃 度の半導体領域10b,11b,27b,28bをそれぞれ別々のレジストパタ ーンをマスクにイオン注入法により形成する。半導体領域27bは、例えばホウ 素(B)または二フッ化ホウ素(BF2)が導入されてp+型にされ、半導体領域 28bは、例えばリン (P) またはヒ素 (As) が導入されて n+型にされてい る。このようにしてLDD(Lightly Doped Drain)構造を有するソースおよび ドレイン用の半導体領域 10a, 10b, 11a, 11b, 27a, 27b, 2 8a,28bを形成して薄膜形成領域A1に、例えばnMISQnおよびpMI SQp1を形成し、厚膜形成領域A2に、例えばnMISQn1およびpMIS Qpを形成する。nMISQnおよびpMISQp1は、相対的に低い電源電圧 で駆動し、相対的に速い動作速度が要求されるようなMISを例示し、nMIS QnlおよびpMISQpは、相対的に高い電源電圧で駆動し、高速動作が要求 されないようなMISを例示している。その後、半導体ウエハ2W上に、例えば

窒化シリコン膜からなる絶縁膜30をCVD法により堆積した後、その上に前記実施の形態1と同様に絶縁膜13aをCVD法により堆積し、コンタクトホール14を形成し、プラグ15aを形成し、配線16aを形成する。その後は、酸化シリコン膜からなる絶縁膜の堆積、化学機械研磨(Chemical Mechanical Polishing:СМР)法による平坦化、スルーホールの形成、プラグの形成、配線の形成を順次2回繰り返し、3層の配線層を形成し、さらに保護膜の形成、水素雰囲気中でのアニール、リソグラフィ技術およびドライエッチング技術によるボンディングパッド用の開口部の形成を行うことにより補助ゲートを有するAND型フラッシュメモリを完成させた。

[0064]

本実施の形態6のAND型フラッシュメモリのメモリセルアレイMCAは、互いに隣接するメモリセルMCのソースおよびドレイン用のn型の半導体領域20を共有した、いわゆる仮想設置型であり、各メモリブロックに選択トランジスタを有している。メモリセルは、ローカルデータ線に対して並列に接続されている。選択するメモリセル(以下、選択セルという)MCの書き込みゲートおよび非選択セルの素子分離ゲートとなるゲート電極8b(アシストゲート電極または補助ゲート電極)もデータ線に平行に配置される。ゲート電極8bは、浮遊ゲート電極21aの間に挟まれており、選択トランジスタの近傍で互いに結線されている。補助ゲート電極であるゲート電極8b下の絶縁膜の厚さは、例えば二酸化シリコン換算膜厚で8~9nm程度である。

[0065]

メモリセルMCへの情報書き込み方式は、定電荷注入書き込みによるホットエレクトロン方式を採用している。すなわち、ソースラインにチャージしている電荷を、ある一定のチャネル電流として流し、浮遊ゲート電極21aに書き込む、いわゆるソースサイドホットエレクトロン注入方式を採用している。この書き込みに際しては、選択ワード線に、例えば13V程度、データ線に、例えば5V程度、一方のゲート電極8bに、例えば0.6V程度を印加することで行う。その間、選択したゲート電極8bに対して浮遊ゲート電極21aを挟んで隣接する非

選択のゲート電極8bは、例えば0(零)Vに固定し、そのメモリセルMCでの チャネル形成を制御するようになっている。すなわち、アシストゲートであるゲ ート電極8bは、書き込みゲートとしてだけではなく、フィールドアイソレーシ ョンゲートとしても機能する。これにより、メモリセルアレイMCA内には、ト レンチアイソレーションを不要とすることができるので、データ線間のピッチの 縮小が可能となっている。上記の電圧印加条件により、選択したゲート電極8b 下のチャネルは弱反転し、これに隣接する浮遊ゲート電極21a下のチャネルは 完全空乏化するので、ゲート電極8bとこれに隣接する浮遊ゲート電極21aと の境界部下で大きなポテンシャルドロップが生じる結果、その境界部下のチャネ ル横方向電流が増大し効率良くホットエレクトロンが発生するようになっている 。本実施の形態6のメモリセルMCの構造では、例えばチャネル電流を100n A程度に低減しても、10μs程度の書き込みに充分な30pΑの注入電流が得 られる。すなわち、チャネル電流100nAに相当する、ゲート電極8bに対す る電圧 0. 6 V で、 1 0 μ s で情報の書き込みが可能な構成となっている。この セル特性から計算されるチップ書き込み速度は、20MB/sである。また、注 入効率は、3×10-4程度であり、NOR型フラッシュメモリで一般的に用いら れるドレインサイドホットエレクトロン注入に比べて2桁以上大きな値を得るこ とができる。このように本実施の形態6のフラッシュメモリでは、補助ゲート電 極であるゲート電極8bを書き込みゲートに用いたソースサイドホットエレクト ロン注入により、低チャネル電流で10μsのセル書き込みを実現できる。これ により、20MB/sのチップ書き込み速度を実現できる。また、補助ゲート電 極であるゲート電極8bによるフィールドアイソレーションと、浮遊ゲート電極 の自己整合形成プロセスにより、メモリセル面積を、例えば $0.104 \mu m^2$ (二値)、 $0.052 \mu m^2$ (多値)に縮小させることができる。なお、メモリセ ルMCの情報消去は、選択ワード線に負電圧を印加することにより、浮遊ゲート 電極21aから基板2SへのF-Nトンネル放出により行う。

[0066]

本実施の形態 6 によれば、前記実施の形態 $1 \sim 5$ と同様の効果を得ることができる。例えばゲート絶縁膜 6 a の信頼性(ゲート絶縁耐圧)は熱酸化膜と比べて

遜色がなかった。このため、メモリ周辺の高耐圧のnMISQn1およびpMISQpの信頼性を向上させることができた。また、基板2S中の結晶欠陥の発生を大幅に低減させることができた。このため、フラッシュメモリの動作信頼性および良品取得率を向上させることができた。また、素子分離部3の埋込み絶縁膜の落ち込みを低減できたので、素子特性の異常を抑制または防止できた。また、酸素プラズマ処理により層間膜22aの絶縁破壊寿命を大幅に向上させることができた。さらに、層間膜22aの膜質向上による薄膜化が可能となることにより、カップリング比を向上させることができ、メモリセルMCに対する低電圧での情報の書き込みおよび消去動作が可能となる。

[0067]

(実施の形態 7)

本実施の形態 7 では、不揮発性情報記憶装置として、例えばF-MONOS(Metal Oxide Nitride Oxide Semiconductor)型のフラッシュメモリの製造方法に本発明を適用した場合の一例を図 40~図 44 により説明する。図 40~図 44 は、本実施の形態 7のフラッシュメモリの製造工程中における半導体ウエハ 2 Wの要部断面図である。

[0068]

まず、図40に示すように、前記実施の形態6と同様に、半導体ウエハ2Wの p型の基板2Sにn型の埋込領域DNWLを形成し、半導体ウエハ2Wの主面に 溝型の素子分離部3を形成し、基板2SにpウエルPWL1およびnウエルNW L1をそれぞれ別々のレジストパターンをマスクとしてイオン打ち込み法により 形成する。続いて、しきい値電圧調整用の不純物として、例えばヒ素をイオン打ち込みすることにより、半導体領域5fを形成する。この半導体領域5fはMO NOS型のメモリセルをデプレッション型にするためのものである。その後、基板2Sの主面の活性領域を露出させた後、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜をLPCVD法により堆積した後、この絶縁膜に上記酸素プラズマ処理を施す。続いて、その絶縁膜上に、例えば窒化シリコン(SixNy)からなる絶縁膜をLPCVD法により堆積した後、その上に、例えば酸化シリコン膜からなる絶縁膜をLPCVD法により堆積した後、その上に、例えば酸化シリコン膜からなる絶縁膜をLPCVD法により堆積し、さらにその絶縁膜

に上記酸素プラズマ処理を施す。このようにして窒化シリコン膜を酸化シリコン膜で挟み込むような積層構造を有する絶縁膜31を形成する。このような酸素プラズマ処理方法により、絶縁膜31の絶縁破壊寿命を大幅に向上させることができるこの絶縁膜31の窒化シリコン膜は、電荷蓄積層であり、かつ離散的電荷トラップ手段としての機能を有しており、この窒化シリコン膜中もしくは同膜とその上下の酸化シリコン膜との界面のトラップ準位もしくはこれら両者に、情報を形成する電荷が捕獲されるようになっている。絶縁膜31の実効的な厚さは、例えば15nm程度である。

[0069]

次いで、半導体ウエハ2Wの主面上に、例えば多結晶シリコン膜からなる導体 膜および酸化シリコン膜からなる絶縁膜をCVD法等により下層から順に堆積す る。続いて、同絶縁膜をリソグラフィ技術およびドライエッチング技術によりパ ターニングした後、絶縁膜のパターニングに用いたレジストパターンを除去し、 さらにそのパターニングされた絶縁膜をマスクとして下層の導体膜をドライエッ チング技術によりパターニングすることにより、図41に示すように、メモリセ ルアレイMCAにゲート電極32aおよびキャップ絶縁膜33を形成する。ゲー ト電極32aはメモリゲート電極である。続いて、ゲート電極32aから露出す る絶縁膜31を除去した後、例えば酸化シリコン膜からなる絶縁膜をCVD法で 堆積し、これをエッチバックすることにより、ゲート電極32aおよびキャップ 絶縁膜33の側面にサイドウォール12bを形成する。続いて、前記実施の形態 6と同様に、薄膜形成領域A1の基板2SにpウエルPWL2およびnウエルN WL2をそれぞれ別々のレジストパターンをマスクとしてイオン打ち込み法によ り形成する。続いて、制御ゲート電極下のしきい値電圧調整用の不純物として、 例えば二フッ化ホウ素をイオン打ち込みして半導体領域5gを形成する。その後 、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる相対的に厚い絶 縁膜6aをLPCVD法等により堆積した後、その絶縁膜6aに対して図41の 矢印で模式的に示すように上記プラズマ処理を施す。この絶縁膜6aは、主とし て厚膜形成領域A2の高耐圧系のMISのゲート絶縁膜となる膜である。絶縁膜 6 a に対して上記酸素プラズマ処理を施すことにより、比較的低温条件(例えば

0~400℃)で絶縁膜6aの信頼性(ゲート絶縁耐圧)を熱酸化膜と同等程度に向上させることができる。その後、絶縁膜6aをリソグラフィ技術およびフッ酸を含む溶液中でのウェットエッチング技術により図42に示すようにメモリセルアレイMCAの一部および厚膜形成領域A2に残されるようにパターニングする。続いて、前記実施の形態1、6と同様に、半導体ウエハ2Wに対して熱酸化処理を施すことにより、図43に示すように、基板2Sの露出面に、例えば酸化シリコン膜からなる相対的に薄い絶縁膜7aを形成する。その後、半導体ウエハ2Wの主面上に、例えばリン(P)をドープした多結晶シリコン膜からなる導体膜をCVD法により堆積した後、これをリソグラフィ技術およびドライエッチング技術を用いてパターニングすることにより、図44に示すように、制御ゲート電極8cおよびゲート電極8aを形成する。

[0070]

次いで、メモリセルアレイMCAが露出され、それ以外が覆われるようなレジ ストパターンをマスクとして、例えばヒ素をイオン打ち込みすることにより、ソ ース用のn型の半導体領域35を基板2Sに形成する。続いて、前記実施の形態 1と同様に、相対的に低不純物濃度の半導体領域10a, 11a, 27a, 28 aをそれぞれ別々のレジストパターンをマスクにイオン注入法により形成する。 続いて、前記実施の形態1と同様に、ゲート電極8aの側面にサイドウォール1 2を形成した後、相対的に高不純物濃度の半導体領域10b, 11b, 27b, 28b, 36をそれぞれ別々のレジストパターンをマスクにイオン注入法により 形成する。このようにしてメモリセルアレイMCAにメモリセルMC1を形成す る。メモリセルMC1は、選択MIS(制御ゲート電極8cを含む)と、メモリ MIS(ゲート電極32aを含む)とを有している。その後、基板2S、ゲート 電極8a,32aおよび制御ゲート電極8cの露出面に、例えばコバルトシリサ イド(CoSix)等のようなシリサイド層37を形成した後、半導体ウエハ2 Wの主面上に、例えば窒化シリコン膜等からなる薄い絶縁膜38および厚い絶縁 膜13aを下層から順にCVD法により堆積する。これ以降は、前記実施の形態 1,6と同様にしてフラッシュメモリを製造する。

[0071]

メモリセルMC1への情報書き込み方式は、例えば、ソースサイドホットエレクトロン注入方式を採用している。情報の書き込みに際しては、選択MISの制御ゲート電極8cに、例えば電源電圧VCC、選択MISのドレイン(半導体領域36,10a)に、例えば電源電圧VCCまたは0(零)V、メモリMISのソース(半導体領域35,36)に、例えば6V程度、メモリMISのゲート電極32aに、例えば10V程度、メモリセルアレイMCAのpウエルPWL1に、例えば0(零)Vを印加し、チャネルで発生したホットエレクトロンを絶縁膜31に注入することで情報を書き込む。

[0072]

また、情報の消去に際しては、例えば、制御ゲート電極8c、選択MISのドレイン(半導体領域36,10a)およびメモリMISのソース(半導体領域35,36)に、例えば0(零)V、メモリMISのゲート電極32aに、例えば12V程度を印加し、絶縁膜31中の電子をトンネル放出によりゲート電極32a側に逃がすことで情報を消去する。なお、情報の消去方式はこれに限定されるものではなく、他の消去方式として、絶縁膜31中の電子を基板(PウエルPWL1またはソース35,36)にトンネル放出する方法、またはホットホールをソース35,36側から絶縁膜31に注入する方法がある。

[0073]

さらに、情報の読み出しに際しては、制御ゲート電極8cおよび選択MISのドレイン(半導体領域36,10a)に、例えば電源電圧VCC、メモリMISのゲート電極32aおよびメモリMISのソース(半導体領域35,36)に、例えば0(零)V程度を印加することで、メモリセルMC1の選択MIS(制御ゲート電極8c側)をオンした時に、メモリMIS(ゲート電極32a側)のしきい値電圧状態により、所定の電流が流れるか否かに応じて、記憶情報を読み出す

[0074]

本実施の形態 7 のフラッシュメモリでは、情報を形成する電荷を、絶縁膜 3 1 の窒化シリコン膜中もしくは同膜と酸化シリコン膜との界面もしくはこれら両者のトラップ準位に離散的に蓄積するため、データ保持の信頼性に優れる。このた

め、絶縁膜31の窒化シリコン膜の上下の酸化シリコン膜を薄膜化でき、書き込みおよび消去動作の低電圧化が図れる。特に、本実施の形態では酸素プラズマ処理により窒化シリコン膜の上の酸化シリコン膜の膜質を向上させることができるので、その酸化シリコン膜を従来よりも薄くしてもデータ保持の信頼性を確保できるので、さらに低電圧動作を推進できる。また、スプリットゲート型セルを用いることで、ソースサイド注入方式でホットエレクトロンを絶縁膜31の窒化シリコン膜に注入するために電子注入効率に優れ、高速、低電流の書き込みができる。また、書き込みおよび消去動作の制御が簡単であるため、周辺回路を小規模にすることができる。

[0075]

なお、積層構造を有する絶縁膜31を構成する酸化シリコン膜の内、窒化シリコン膜の下に形成されるものについては、通常の熱酸化により形成した場合にも本発明の目的を達成できることは言うまでもない。

[0076]

(実施の形態8)

本実施の形態8では、不揮発性情報記憶装置として、例えばF-MONOS型のフラッシュメモリの製造方法に本発明を適用した場合の他の例を図45~図49により説明する。図45~図49は、本実施の形態8のフラッシュメモリの製造工程中における半導体ウエハ2Wの要部断面図である。

[0077]

まず、図45に示すように、半導体ウエハ2Wのp型の基板2Sにn型の埋込領域DNWL、溝型の素子分離部3、pウエルPWL1,PWL2、nウエルNWL1,NWL2およびしきい値電圧調整用の半導体領域5gを形成した後、例えば酸化シリコン膜からなる絶縁膜6aを二酸化シリコン換算膜厚で16nm程度となるようにLPCVD法により形成する。この絶縁膜6aは、後に高耐圧MISのゲート絶縁膜となる。続いて、この絶縁膜6aに対して、前記実施の形態1~7と同様に、図45の矢印で模式的に示すように酸素プラズマ処理を施すことにより、絶縁膜6aの膜質を熱酸化膜と同等程度にまで改善させる。続いて、図46に示すように、絶縁膜6aが厚膜形成領域A2およびその周辺の分離領域

A3に残されるように、絶縁膜6aをパターニングした後、半導体ウエハ2Wに対して熱酸化処理を施すことにより、薄膜形成領域A1およびメモリセルアレイMCAの基板2Sの露出面に、例えば酸化シリコン膜からなる絶縁膜7aを二酸化シリコン換算膜厚で3.7nm程度となるように形成する。その後、半導体ウエハ2Wの主面上に多結晶シリコン膜40を厚さ100nm程度となるようにCVD法で堆積した後、メモリセルアレイMCA、薄膜形成領域A1のnMIS形成領域および厚膜形成領域A2の多結晶シリコン膜40にリンまたはヒ素をイオン打ち込みし熱処理を施す。薄膜形成領域A1のpMIS形成領域の多結晶シリコン膜40は真性半導体とされる。その後、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなるキャップ絶縁膜9をCVD法で堆積した後、キャップ絶縁膜9および多結晶シリコン膜(導体膜8)をパターニングし、さらに、図47に示すように、メモリセルアレイMCAにしきい値電圧調整用の半導体領域5hをイオン打ち込みにより形成する。この半導体領域5hはメモリ用のゲート電極下のしきい値電圧等を制御するための領域である。

[0078]

次いで、半導体ウエハ2Wの主面上に前記した絶縁膜31を形成する。絶縁膜31は、前記実施の形態7と同様に、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜を下層から順にLPCVD法で堆積した積層膜からなる。本実施の形態8でも絶縁膜31の窒化シリコン膜は、離散的電荷トラップ手段としての機能を有しており、この窒化シリコン膜中もしくは同膜とその上下の酸化シリコン膜との界面もしくはこれら両者のトラップ準位に、情報を形成する電荷が捕獲されるようになっている。また、本実施の形態8においても、前記実施の形態7と同様に、絶縁膜31の形成処理に際して、情報蓄積に寄与する窒化シリコン膜の上下の酸化シリコン膜の堆積後に上記酸素プラズマ処理を施すことにより、その上下の酸化シリコン膜の膜質を熱酸化膜と同等程度にまで改善させている。このため、前記実施の形態7と同様の効果が得られる。続いて、薄膜形成領域A1、厚膜形成領域A2およびその周辺の分離領域A3の絶縁膜31およびキャップ絶縁膜9を選択的に除去した後、半導体ウエハ2Wの主面上に多結晶シリコン膜をCVD法によって堆積する。その後、その堆積した多結晶シリコン膜において、

メモリセルアレイMCA、薄膜形成領域A1のnMIS形成領域および厚膜形成領域A2にリンまたはヒ素をイオン打ち込みし、薄膜形成領域A1のpMIS形成領域にホウ素または二フッ化ホウ素をイオン打ち込みした後、熱処理を施すことで多結晶シリコン膜を導体膜とする。この熱処理の際、薄膜形成領域A1のpMIS形成領域の上層の多結晶シリコン膜から下層の多結晶シリコン膜40に不純物のホウ素を熱拡散させる。その後、その導体膜上にキャップ絶縁膜を堆積し、これをメモリセルアレイMCA以外のゲート電極を形成する領域に残されるようにパターニングした後、キャップ絶縁膜をマスクとしてその下層の導体膜を異方性のドライエッチング法によりエッチバックする。これにより、図48に示すように、メモリセルアレイMCAには上記導体膜で形成されるゲート電極32aを形成し、それ以外の領域には多結晶シリコン膜40と導体膜32bとの積層膜で形成されるゲート電極8aおよびその上のキャップ絶縁膜41を形成する。その後、メモリセルアレイMCAが露出され、それ以外を覆うようなレジストパターンをマスクにして、例えばヒ素をイオン打ち込みすることで、n型の半導体領域35を基板2Sに形成する。

[0079]

次いで、図49に示すように、メモリセルアレイMCAの多結晶シリコン膜40の一部を除去して制御ゲート電極40aを形成した後、例えばヒ素をイオン打ち込みすることにより、n型の半導体領域42を形成し、メモリセルMC2を形成する。メモリセルMC2は、選択MIS(制御ゲート電極40aを含む)とメモリMIS(ゲート電極32aを含む)とを有している。続いて、前記実施の形態7と同様に、半導体領域10a、11a、27a,28aを形成した後、サイドウォール12、半導体領域10b,11b,27b,28b、n+型の半導体領域42b、シリサイド層37、絶縁膜13aを形成する。これ以降は、前記実施の形態7と同様なので説明を省略する。

[0080]

メモリセルMC2への情報書き込み方式は、例えばチャネルで発生したホットエレクトロンを絶縁膜31中に注入することで情報を書き込む。

[0081]

情報の消去に際しては、例えば基板2Sのホットホールを絶縁膜31中に注入することで情報を消去する。このメモリセルMC2の場合、消去方式は、上記のトンネリング消去方式とBTBT(Band-To-Band Tunneling)ホットホール注入消去方式との2つに分けられる。トンネリング消去方式では、絶縁膜31中の窒化シリコン膜中に注入した電子を、ゲート電極32aに正電圧または負電圧を印加した絶縁膜31中の窒化シリコン膜の上下の酸化シリコン膜をトンネリングさせてゲート電極32aまたは基板2Sへ引き抜いて消去を行う。一方、BTBTホットホール注入消去方式では、ソースとゲート電極32aとの間に高電圧を印加しBTBTによって発生させたホットホールを絶縁膜31中の窒化シリコン膜中に注入して消去を行う。

[0082]

さらに、情報の読み出しに際しては、例えば、制御ゲート電極40aをオンした時に、メモリMIS(ゲート電極32a側)のしきい値電圧状態により、所定の電流が流れるか否かに応じて、記憶情報を読み出す。

[0083]

本実施の形態8においても、前記実施の形態1~7と同様の効果を得ることができる。また、積層構造を有する絶縁膜31を構成する酸化シリコン膜の内、窒化シリコン膜の下に形成されるものについては、通常の熱酸化により形成した場合にも本発明の目的を達成できること点も前記実施の形態7と同じである。

[0084]

(実施の形態 9)

本実施の形態9では、不揮発性メモリの他のメモリセル構造に本発明を適用した場合の例を図50および図51により説明する。図50は、本実施の形態9の不揮発性メモリのメモリセルMC3の要部断面図、図51は、図50のメモリセルMC3の製造工程中における半導体ウエハ2Wの要部断面図である。

[0085]

図50に示すように、本実施の形態9の不揮発性メモリのメモリセルMC3は、基板2Sに形成されたソースおよびドレイン用の一対のn型の半導体領域44 と、その一対のn型の半導体領域44の間において基板2Sの主面上に形成され た絶縁膜45と、その絶縁膜45上に形成された複数のナノ結晶46と、そのナノ結晶46を覆うように絶縁膜45上に堆積された層間膜47と、層間膜47上に形成された制御ゲート電極48とを有している。

[0086]

上記n型の半導体領域44には、例えばリンまたはヒ素が導入されている。上 記絶縁膜45は、例えば酸化シリコン膜からなり、ここでは熱酸化法によって形 成されている。また、上記ナノ結晶46は、例えば平面略円形状の直径数nmの シリコン単結晶からなり、例えばCVD法により形成されている。このナノ結晶 4 6 は、一般的な不揮発性メモリの浮遊ゲート電極と同等の機能を有する部分で あり、情報を形成する電荷が捕獲される部分である。各ナノ結晶46は物理的に 離れた状態で形成されている。このようなメモリセルMC3構造では、情報の保 持時にリークパスがあっても一部の電荷しか失われないので、データ保持特性に 優れている。このため、フラッシュメモリのメモリとしての信頼性を向上させる ことができる。また、情報の消去および書き込み時においても、特性が多くのナ ノ結晶46間で平均化されるので、ナノ結晶46の直径や絶縁膜などの構造ばら つき、あるいは確率的振る舞いの影響を受け難い。このため、フラッシュメモリ の歩留まりを向上させることができる。上記層間膜47は、例えば酸化シリコン 膜からなり、例えばLPCVD法によって形成されている。本実施の形態9では 、層間膜47に対して前記酸素プラズマ処理が施されている。すなわち、図51 に示すように、半導体ウエハ2Wの主面の絶縁膜45上に複数のナノ結晶46を 形成した後、それらを覆うように層間膜47をLPCVD法で堆積し、さらに、 図51の矢印で模式的に示すように、層間膜47に対して前記酸素プラズマ処理 を施す。これにより層間膜47の膜質(絶縁耐圧)を熱酸化膜と同等程度までに 改善させることができる。CVD法で形成された酸化シリコン膜は一般的に膜質 が充分でないので、何ら処理しないと層間膜47の絶縁耐圧が図れないので層間 膜47を厚くしなければならないが、層間膜47を厚くするとカップリング比の 低下を招く。膜質改善のために熱処理を施すことも考えられるが、十分な効果を 得るためには酸化性雰囲気の下、高温で長時間熱処理する必要がありナノ結晶が 酸化されその表面に膜質に劣る酸化膜が形成されるという問題がある。また、長

時間の熱処理を施したにもかかわらず層間膜47の膜質は熱酸化膜よりも劣るという問題もある。これに対して本実施の形態9では、ナノ結晶の酸化量を少なく抑制したまま層間膜47の膜質を改善でき、カップリング比を向上させることができる。したがって、メモリセルMC3に対する低電圧での情報の書き込みおよび消去動作を推進させることが可能となる。上記制御ゲート電極48は、例えば低抵抗な多結晶シリコン膜からなる。その多結晶シリコン膜の表層に、例えばコバルトシリサイド層を形成することで低抵抗化を図ることもできる。

[0087]

(実施の形態10)

本実施の形態10では、例えばMISキャパシタに本発明を適用した場合の例を図52および図53により説明する。図52は、本実施の形態10のMISキャパシタC1の要部断面図、図53は、図52のMISキャパシタC1の製造工程中における半導体ウエハ2Wの要部断面図である。

[0088]

図52に示す本実施の形態10のMISキャパシタC1は、例えばフラッシュメモリの昇圧回路を構成する集積回路素子であり、基板2Sに形成された一対の半導体領域50と、基板2S上に形成された絶縁膜6hと、その絶縁膜6h上に形成されたキャパシタゲート電極51とを有している。半導体領域50は、MISキャパシタC1の電極を引き出す部分に相当し、基板2SのウエルWLがn型であればn型にされ、ウエルWLがp型であればp型にされる。この半導体領域50に挟まれている基板2S部分がMISキャパシタC1の一方の電極となっている。絶縁膜6hは、MISキャパシタC1の容量絶縁膜であり、例えばLPCVD法によって形成された酸化シリコン膜等からなる。本実施の形態10では、この絶縁膜6hに対して前記酸素プラズマ処理が施されている。すなわち、図53に示すように、半導体ウエハ2Wの主面上に絶縁膜6hに対して前記酸素プラズマ処理を施す。これにより絶縁膜6hに対して前記酸素プラズマ処理を施す。これにより絶縁膜6hの膜質(絶縁耐圧)を熱酸化膜と同等程度までに改善させることができる。これにより、MISキャパシタC1の性能および信頼性を向上させることが可能となる。上記キャパシタゲート電極51は、

MISキャパシタC1のもう一方の電極を形成する部分であり、例えば低抵抗な 多結晶シリコン膜からなる。その多結晶シリコン膜の表層に、例えばコバルトシ リサイド層を形成することで低抵抗化を図ることもできる。

[0089]

(実施の形態11)

[0090]

図54に示す本実施の形態11のMIMキャパシタC2は、絶縁膜13x1上 に形成された第1電極53aと、その上に形成された容量絶縁膜54と、その上 に形成された第2電極55aとを有している。第1、第2電極53a.55aは 、例えば窒化チタン等のような導体膜からなる。容量絶縁膜54は、例えば酸化 シリコン膜からなる絶縁膜54a上に、例えば窒化シリコン膜からなる絶縁膜5 4 b が堆積された積層膜構成を有している。本実施の形態11では、この絶縁膜 54aに対して前記酸素プラズマ処理が施されている。すなわち、図55に示す ように、第1電極形成用の導体膜53上に絶縁膜54aをLPCVD法で堆積し た後、図55の矢印で模式的に示すように、絶縁膜54aに対して前記酸素プラ ズマ処理を施す。これにより絶縁膜54aの膜質(絶縁耐圧)を熱酸化膜と同等 程度までに改善させることができるので、MIMキャパシタC2の性能および信 頼性を向上させることが可能となる。酸素プラズマ処理を施さない場合、膜質(絶縁耐圧)を確保するために容量絶縁膜(ここでは特に絶縁膜54a)を厚くす る必要がある。これに対して本実施の形態11では、膜質を向上できるので、絶 緑膜54aの厚さを、例えば4nm程度の薄いものとすることができる。その結 果、MIMキャパシタC2の容量を増大させることが可能となる。このため、容 量絶縁膜54を酸化シリコン膜の単層膜とすることもできる。この場合も、容量 絶縁膜54である酸化シリコン膜に酸素プラズマ処理を施すことで膜質改善を図 ることができ、薄くできるので容量の増大を図ることができる。もちろん、容量 絶縁膜54を酸素プラズマ処理を施した酸化シリコン膜と、酸化シリコン膜よりも誘電率の高い、例えば上記窒化シリコン膜との積層膜とすることで、さらに容量を増大させることもできる。なお、上記絶縁膜13x1は、例えば酸化シリコン膜からなり、その上にはMIMキャパシタC2を覆うように、例えば酸化シリコン膜からなる絶縁膜13x2が形成されている。絶縁膜13x2および容量絶縁膜54には第1電極53aの一部が露出されるスルーホールTH1が形成されている。このスルーホールTH1内にはプラグ15bが形成され第1電極53aと電気的に接続されている。また、絶縁膜13x2には第2電極55aの一部が露出されるスルーホールTH2内にはプラグ15cが形成され第2電極55aと電気的に接続されている。このプラグ15b、15cは、例えばアルミニウムからなり、絶縁膜13x2上の配線16nと電気的に接続されている。このMIMキャパシタC2は、比較的上層(外部端子(ボンディングパッド)に相対的に近い高さ)に配置されている。

[0091]

(実施の形態12)

本実施の形態12では、前記酸素プラズマ処理の他の適用箇所を図56~図6 9により説明する。

[0092]

図56は本実施の形態12の半導体装置の要部断面図を示している。基板2SにはpウエルPWLxおよびnウエルNWLxが形成されている。素子分離部3に囲まれたpウエルPWLxの活性領域にはnMISQnxが形成されている。nMISQnxは、LDD構造を有するソースおよびドレイン用のn型の半導体領域10x、ゲート絶縁膜7cおよびゲート電極8aを有している。一方、素子分離部3に囲まれたnウエルNWLxの活性領域にはpMISQpxが形成されている。pMISQpxは、LDD構造を有するソースおよびドレイン用のp型の半導体領域11x、ゲート絶縁膜7cおよびゲート電極8aを有している。これMISQnxおよびpMISQpxによりCMIS (Complementary MIS) 回路が形成されている。このような基板2Sの主面上には、nMISQnxおよびpMISQpxを覆うように、例えば酸化シリコン膜からなる相対的に薄い絶縁

膜38aが堆積されている。絶縁膜38a上には、層間絶縁膜用の絶縁膜13a ~13 e および第1~第3層の配線16 a~16 c が形成されている。絶縁膜1 3 b ~ 1 3 e は、例えば酸化シリコン膜からなる。絶縁膜 1 3 b は、絶縁膜 1 3 b 1 の凹部に絶縁膜 1 3 b 2 が埋め込まれるようにして形成されている。絶縁膜 13dも同様に絶縁膜13d1の凹部に絶縁膜13d2が埋め込まれるようにし て形成されている。各絶縁膜13a~13eの上面は、例えばCMP法によって 平坦にされている。上記第2層の配線16bは、スルーホールTH3内のプラグ 15bを通じて第1層の配線16aと電気的に接続されている。また、最上配線 層の第3層の配線16cは、スルーホールTH4内のプラグ15cを通じて第2 層の配線16bと電気的に接続されている。第1~第3層の配線16a~16c は、例えば窒化チタン(TiN)、チタン(Ti)、アルミニウム(Al)、チ タン、窒化チタンを下層から順に積層してなる。また、プラグ15b,15cは 、前記プラグ15aと同様の構造とされている。最上の第3層の配線16cは、 表面保護膜13fによって覆われている。表面保護膜13fは、例えば絶縁膜1 3f1~13f3を積み重ねてなる。最下の絶縁膜13f1は、例えば酸化シリ コン膜、その上の絶縁膜13f2は、例えば窒化シリコン膜、さらに最上の絶縁 膜13f3は、例えばポリイミド樹脂等からなる。表面保護膜13fの一部には 、配線16cの一部が露出されるような開口部57が開口されている。開口部5 7から露出される配線16cの一部は外部端子58となっている。外部端子58 には、ボンディングワイヤまたはバンプ電極が接合される。

[0093]

本実施の形態12では、この半導体装置の素子分離部3、絶縁膜38a、絶縁膜13a,13c,13e,13flの表面に対して酸素プラズマ処理が施されている。以下、各部について、図57~図68により説明する。図57~図68は図56の半導体装置の製造工程中における半導体ウエハ2Wの要部断面図である。図69は比較のため本実施の形態の酸素プラズマ処理を用いない場合に生じる問題を示した半導体ウエハの要部断面図である。

[0094]

まず、素子分離部3について図57~図61により説明する。図57に示すよ

うに、半導体ウエハ2Wの主面に、例えば酸化シリコン膜からなる絶縁膜59を 二酸化シリコン換算膜厚で20nm程度となるように熱酸化法で形成した後、そ の上に、例えば窒化シリコン膜からなる絶縁膜60を130mm程度となるよう にLPCVD法等により堆積する。続いて、レジストパターンをマスクとして絶 縁膜60をエッチング法によりパターニングした後、そのレジストパターンを除 去する。続いて、残された絶縁膜60をエッチングマスクとして、その絶縁膜6 0から露出する絶縁膜59および基板2Sをエッチングすることにより、基板2 Sに基板2Sの主面から厚さ方向に延びる溝3aを形成する。その後、洗浄処理 を行った後、熱酸化処理により、溝3a内に二酸化シリコン換算膜厚で10nm 程度の厚さの酸化シリコン膜を形成した後、半導体ウエハ2Wの主面上に、例え ば酸化シリコン膜からなる絶縁膜61を、溝3aを埋め込むようにLPCVD法 により堆積する。その後、絶縁膜61の上面をCMP法により研磨し、図58に 示すように平坦にして溝3aを絶縁膜61で埋め込み素子分離部3を形成する。 この段階では活性領域に絶縁膜60が研磨処理前に比べると薄くなっているが残 されている。その後、上記絶縁膜60をウエットエッチング等により絶縁膜59 に対して選択的に除去した後、図58の矢印で模式的に示すように、半導体ウエ ハ2Wの主面に対して前記酸素プラズマ処理を施す。これにより、素子分離部3 の表面の膜質を改善させることができる。すなわち、素子分離部3の表層部分は 熱酸化膜と同等程度の膜質にされている。また、前記のように酸素プラズマ処理 は低ダメージで処理できるので、活性領域が損傷を受けることはないが、この段 階では活性領域には絶縁膜59が残されているので、損傷を受けることもない。 次いで、図59に示すように基板2S上に残されている絶縁膜59を図60に示 すようにエッチングにより除去する。この時、CVD法で形成された酸化シリコ ン膜からなる素子分離部3は一般的に膜質が充分でないので何ら処理しないと、 熱酸化法で形成された膜質の良い酸化シリコン膜からなる絶縁膜59を除去する 際に大幅にエッチングされ、素子分離部3の上面に窪みが形成されてしまう場合 がある。この窪みは前記のようにMISのスイッチング特性の劣化を招く。これ に対して、本実施の形態12では素子分離部3の上面が酸素プラズマ処理により 熱酸化膜と同等程度に改善されているため大きく窪むこともなく絶縁膜59を除

去できる。したがって、nMISQnxおよびpMISQpxの信頼性および特性を向上させることができる。その後、図61に示すように、基板2Sの露出面に、前記保護用の絶縁膜4を熱酸化法等によって形成し、これ以降の処理を進める。

[0095]

次に、上記絶縁膜38について図62~図65により説明する。図62に示す ように、半導体ウエハ2Wの主面上に、nMISQnxおよびpMISQpxを 覆うように、例えば酸化シリコン膜からなる絶縁膜38aをLPCVD法により 堆積した後、図62の矢印で模式的に示すように前記酸素プラズマ処理を施す。 これにより、絶縁膜38aを熱酸化膜と同等程度に改善させることができる。続 いて、図63に示すように、半導体ウエハ2Wの主面上に絶縁膜38aを介して 絶縁膜13aをLPCVD法等により堆積した後、その上面上にコンタクトホー ル形成用のレジストパターンPR2を形成する。その後、図64に示すように、 レジストパターンPR2をエッチングマスクとして、平面略円形状のコンタクト ホール14を絶縁膜13aに形成する。この時、本実施の形態12では、絶縁膜 38aの膜質が熱酸化膜と同等程度に改善されているので、絶縁膜38aのエッ チング速度をLPCVD法で形成された絶縁膜13aよりも遅くさせることがで きる。すなわち、絶縁膜38aをエッチングストッパのように機能させることが できる。これにより、例えばコンタクトホール14の一部が平面的に素子分離部 3に重なる位置に外れて形成された場合でも、そのコンタクトホール14から露 出される素子分離部3が過剰に除去されてしまわないようにできる。また、コン タクトホール14の底部から露出する基板2Sが過剰に除去されてしまわないよ うにできる。続けてエッチング処理を施すことにより、図65に示すようにコン タクトホール14を形成する。一般的に絶縁膜38aは、絶縁膜13aとは材料 の異なる窒化シリコン膜を用い、そのエッチング選択比を高くとることで上記問 題を回避するようにコンタクトホール14を形成している。しかし、窒化シリコ ン膜を用いた場合、窒化シリコン膜の誘電率が酸化シリコン膜のそれよりも約2 倍近く高いため配線容量が増大する。これに対して本実施の形態12では、絶縁 膜38aの材料として酸化シリコン膜を用いているので、配線容量の低減が可能

となり、半導体装置の動作速度の向上を推進できる。

[0096]

次に、層間絶縁膜として機能する上記絶縁膜13a, 13c, 13eについて図66 - 図69 により説明する。なお、ここでは絶縁膜13a, 13c, 13e への酸素プラズマ処理はほとんど同じなので、絶縁膜13a に対する酸素プラズマ処理を説明し、絶縁膜13c, 13e に対する酸素プラズマ処理を省略する。

[0097]

図66に示すように、絶縁膜13aのコンタクトホール14内に前記実施の形 態1で説明したようにプラグ15aをCMP法で形成した後、絶縁膜13aの上 面(すなわち、研磨面)に対して前記酸素プラズマ処理を施す。これにより、絶 縁膜13aの上層部の膜質を比較的低温条件で熱酸化膜と同等程度に改善させる ことができる。また、СMP処理により研磨された絶縁膜13aの上面にはダン グリングボンド等のような結合手が存在し、不安定な状態とされている場合があ るが、本実施の形態12では酸素プラズマ処理により、その絶縁膜13aの上面 を安定化させることができる。プラグ15aをCMP法で形成しない場合(すな わち、コンタクトホール14を形成後、配線導体膜を堆積しそれをリソグラフィ 技術およびドライエッチング技術でパターニングして配線を形成する場合)には 、図67に示すように、絶縁膜13aの堆積後に酸素プラズマ処理を施すように しても良い。続いて、図68に示すように、プラグ15a上に形成された金属酸 化膜を洗浄により除去した後、絶縁膜13a上に配線16aを形成し、さらに絶 縁膜13b,13cを堆積した後、絶縁膜13c上にスルーホール形成用のレジ ストパターンPR3を形成する。その後、そのレジストパターンPR3をエッチ ングマスクとして、そこから露出する絶縁膜13c,13bをエッチング除去す ることにより、配線16aの一部が露出するようなスルーホールTH3を形成す る。図68では、絶縁膜13aに対する酸素プラズマ処理の効果を説明するため スルーホールTH3の平面位置がずれている場合を例示している。本実施の形態 12では、絶縁膜13aの上面が酸素プラズマ処理により改質されているため、 絶縁膜13aのエッチング速度が、CVD法で形成された絶縁膜13b.13c よりも遅くなるようにすることができる。すなわち、絶縁膜13aをエッチング

ストッパのように機能させることができる。このため、例えばスルーホールTH 3の位置ずれによりスルーホールTH 3の底面から絶縁膜13aが露出された場合でも、そのスルーホールTH 3から露出される絶縁膜13a,38a,9,1 2がエッチングされてしまうような不具合を抑制または防止できる。図69は、絶縁膜13aおよび絶縁膜38aに酸素プラズマ処理を施さない場合を比較のために例示している。スルーホールTH3から露出する絶縁膜13a,38a,9,12がエッチングされ、スルーホールTH3は基板2Sやゲート電極8aまでに達している。このままスルーホールTH3内にプラグを形成すると、基板2S、ゲート電極8aおよび配線16aがプラグにより電気的に接続されてしまう。

[0098]

次に、上記表面保護膜13fの絶縁膜13f1について図56により説明する。本実施の形態12では表面保護膜13fの絶縁膜13f1をLPCVD法で堆積した後、その絶縁膜13f1に対して前記と同様に酸素プラズマ処理を施している。これにより、絶縁膜13f1の膜質を比較的低温条件で熱酸化膜と同等程度の改善することができる。表面保護膜13fは半導体チップの最上の絶縁膜であり汚染物質や水分の侵入を阻止する上で重要な膜である。CVD法で形成された酸化シリコン膜は膜質が充分でない場合があるので、汚染物質や水分の侵入の観点から充分でない場合もある。これに対して、本実施の形態12では、表面保護膜13fの絶縁膜13f1に対して酸素プラズマ処理を施すことにより、その膜質を改善させることができるので、その汚染物質や水分の侵入を阻止する能力を向上させることができる。このため、半導体装置の動作信頼性や寿命を向上させることが可能となる。

[0099]

(実施の形態13)

本実施の形態13の半導体装置は、例えばトレンチゲート構造のnチャネル型のパワーMIS・FET (Power Metal Insulator Semiconductor Field Effect Transistor:パワートランジスタ)を有する半導体装置である。以下、本実施の形態13の半導体装置の製造方法の一例を図70~図72により説明する。

[0100]

図70は、本実施の形態13の半導体装置の製造工程中における要部断面図を 示している。基板2Sは、例えばn+型の半導体層2S1上に、n-型の半導体層 2S2がエピタキシャル法によって堆積された構造を有する、いわゆるエピタキ シャルウエハ(半導体ウエハ2W)である。半導体層2S1,2S2は、例えば シリコン (Si) 単結晶からなる。半導体層 2 S 1 の不純物濃度は、例えば 2. $0 \times 10^{19} \, \mathrm{cm}^{-3}$ 程度であり、半導体層 $2 \, \mathrm{S} \, 2$ の不純物濃度は、例えば $1.0 \times 10^{19} \, \mathrm{cm}^{-3}$ 10¹⁶ c m⁻³程度である。半導体層2S2には、p-型の半導体領域(ウエル) 6 3 が形成されている。この半導体領域 6 3 は、複数のパワーM I S ・ F E T (以下、パワーMISという)のチャネルが形成される領域である。半導体領域6 3は、例えばホウ素 (B) が半導体層 2 S 2 の主面から半導体層 2 S 2 の厚さ方 向の途中位置まで分布することで形成されている。半導体領域63中の不純物の ピーク濃度は、例えば $1 \times 10^{16} \sim 1 \times 10^{18} \, \text{cm}^{-3}$ 程度とされている。また、 半導体層2S2において半導体領域63の外周端には、p型の半導体領域(ウエ ル) 6 4 が形成されている。この半導体領域 6 4 には、例えばホウ素が含有され ている。また、半導体層2S2の主面の分離領域には、例えば酸化シリコン(S i O2等)からなる素子分離部3がLOCOS(Local Oxidization of Silicon)法等によって形成されている。素子分離部3は前記のように溝型のもの(トレ ンチアイソレーション)でも良い。この素子分離部3に囲まれた活性領域は、パ ワーMIS形成領域となっている。この活性領域には、複数の溝65が形成され ている。各溝65は、セル毎に設けられており、断面で見た場合、半導体層2S 2の主面から半導体層 2 S 2 の深さ方向の途中位置にまで延び、平面で見た場合 は所定の方向に沿って延びている。この溝65の内壁面および溝65の開口周辺 の半導体層2S2上面には、例えば酸化シリコン膜からなるゲート絶縁膜66が 形成されている。ゲート絶縁膜66は、例えば熱酸化法で形成された酸化シリコ ン膜上に、LPCVD法で堆積された酸化シリコン膜を積み重ねた積層構造とさ れている。溝型のパワーMISの場合、熱酸化膜のみでゲート絶縁膜66を形成 しようとすると結晶欠陥の問題が生じる場合があるので、ゲート絶縁膜66の全 てを熱酸化膜で形成することができない。このため、ゲート絶縁膜66を熱酸化 膜とCVD膜との積層膜で形成している。本実施の形態13では、このようなゲ

ート絶縁膜66の形成後、図70の矢印で模式的に示すように前記と同様の酸素プラズマ処理を施す。これによりゲート絶縁膜66の全体の膜質(ゲート絶縁耐圧)を比較的低温条件で熱酸化膜と同等程度に改善できる。このため、パワーMISの特性を向上させることが可能となる。比較的低温条件なので結晶欠陥や不純物再分布の問題を抑制または防止できる。また、酸素プラズマ処理は低エネルギーでの処理なのでゲート絶縁膜66や基板2S主面に損傷を与えることもない。なお、溝65の隣接間の半導体層2S2には、ソース用のn型の半導体領域67aが形成されている。この半導体領域67aは、例えばヒ素(As)が半導体層2S2の主面から半導体領域63の深さ方向の途中位置まで分布することで形成されており、上記溝65を形成する前に既に形成されている。半導体領域67a中の不純物のピーク濃度は、例えば1×10¹⁸~1×10²⁰cm-3程度である

$[0\ 1\ 0\ 1]$

次いで、図71は、図70の後の半導体装置の製造工程中における要部断面図 を示している。この段階では、上記ゲート絶縁膜66上に、パワーMISのトレ ンチ型のゲート電極68が形成されている。ゲート電極68は、例えば低抵抗な 多結晶シリコン膜からなり、断面T字状に形成されている。すなわち、ゲート電 極68は、溝65の内部にゲート絶縁膜66を介して埋め込まれた第1部分68 aと、この第1部分68aに連なり、溝65の外部に突出され、かつ、溝65の 幅寸法(短方向寸法)よりも幅広の第2部分68bとを有している。また、パワ 一MIS形成領域の外周には、ゲート引出配線68Lが半導体層2S2の主面上 にゲート絶縁膜66および素子分離部3を介して形成されている。ゲート引出配 線68Lは、各ゲート電極68と一体的に形成され電気的に接続されている。こ のようなゲート電極68およびゲート引出配線68L上には、例えば酸化シリコ ン膜からなるキャップ絶縁膜9がパターニングされて堆積されている。ここでは 、まず、図71の基板2Sの主面上にソース領域以外の領域を覆うレジストパタ ーンを形成した後、これをマスクとして基板2Sの主面に、例えばヒ素をイオン 注入することにより、ゲート電極68の隣接間の半導体層2S2の表層にソース 用の n 型の半導体領域(第 2 半導体領域) 6 7 を形成する。続いて、半導体ウエ

ハ2Wの半導体層2S2の主面上に、例えば酸化シリコン膜等からなる絶縁膜69をCVD法によって堆積した後、その上に、パワーMIS形成領域の外周領域が覆われ、それ以外が露出されるようなレジストパターンを形成した状態で、半導体ウエハ2W上の上記絶縁膜69に対して異方性のドライエッチング法によってエッチバック処理を施す。これにより、パワーMIS形成領域には各ゲート電極68およびキャップ絶縁膜9の側面にサイドウォール69aを形成し、パワーMIS形成領域の周辺に絶縁膜69bを形成する。

[0102]

次いで、図72は、図71の後の半導体装置の製造工程中における要部断面図 を示している。この段階では、キャップ絶縁膜9、サイドウォール69aおよび 絶縁膜69bをエッチングマスクとして、そこから露出する半導体層2S2部分 をドライエッチング法によってエッチングすることにより溝70を形成する。各 溝70は、断面で見た場合、半導体層2S2の主面から半導体領域63の深さ方 向の途中位置にまで延び、平面で見た場合は所定の方向に沿って延びている。そ の後、例えば二フッ化ホウ素(BF₂)を、80keV、3×10¹⁵cm⁻²程度 で半導体層2S2にイオン注入することにより、溝70の底部にp+型の半導体 領域71を形成する。続いて、ウエットエッチング処理によりサイドウォール6 9 a およびキャップ絶縁膜 9 の外周部分を若干除去して溝 7 0 の上方の間口を広 くした後、絶縁膜69bにコンタクトホール14を開口してゲート引出配線68 Lの一部を露出させる。その後、半導体ウエハ2Wの主面上に、例えば設計上の 厚さで50nm程度のチタン(Ti)等のような高融点金属膜からなる導体膜7 2をスパッタリング法によって堆積する。この導体膜72は、この後に堆積され るアルミニウム膜の濡れ性を向上させるための機能やアルミニウムとシリコンと の反応を抑制または防止する機能を有している。続いて、半導体ウエハ2Wの主 面上に、例えばアルミニウム等からなる導体膜73をスパッタリング法によって 堆積した後、導体膜72,73をリソグラフィ技術およびドライエッチング技術 によりパターニングすることにより、ゲート電極74Gおよびソース電極74S を半導体ウエハ2Wの主面上に形成する。ゲート電極74Gは、コンタクトホー ル14を通じてゲート引出配線68Lと電気的に接続され、ソース電極74Sは

、溝70を通じて半導体層2S2の半導体領域63,67,71と電気的に接続されている。このようにして高性能なパワーMISを有する半導体装置を製造する。

[0103]

(実施の形態14)

本実施の形態 1 4 では、例えば液晶表示装置 (LCD: Liquid Crystal Displa y)の製造方法に本発明を適用した場合の一例について図 7 3 ~図 7 8 により説明する。図 7 3 ~図 7 7 は本実施の形態 1 4 の液晶表示装置の製造工程中における要部断面図、図 7 8 は図 7 7 の要部拡大断面図である。

[0104]

まず、図73に示すように、アレイ基板を構成する透明なガラス基板76aの 主面(デバイス形成面)上に、例えばタンタル(Ta)-モリブデン(Mo)合 金等のような導体膜をスパッタリング法等によって堆積した後、これをリソグラ フィ技術およびエッチング技術によりパターニングすることにより、ゲート電極 77を形成する。続いて、ガラス基板76aの主面上に、例えば酸化シリコン膜 からなる絶縁膜78をプラズマCVD法等によってゲート電極77を覆うように 堆積する。この絶縁膜78は、映像データを書き込むスイッチ素子としての機能 を有するTFT(Thin Film Transistor)のゲート絶縁膜を形成する膜である。 その後、本実施の形態14では、この絶縁膜78に対して図73の矢印で模式的 に示すように前記酸素プラズマ処理を施す。これにより、絶縁膜78の膜質(ゲ ート絶縁耐圧)を改善させることができる。このため、絶縁膜78を薄くするこ とができるので、上記TFTの動作性能を向上させることが可能となる。また、 絶縁膜78の膜質を向上させることができるので、TFTQLの寿命を向上させ ることができる。さらに、液晶表示装置を構成するガラス基板はあまり高温での 処理ができないが、本実施の形態14の酸素プラズマ処理によれば比較的低温条 件(0~400℃)で絶縁膜78の改質処理が可能であり、ガラス基板76aに 不具合が生じることもないので、液晶表示装置の製造条件に適したプロセスであ る。ゲート絶縁膜の変形例として、例えば次のようにしても良い。すなわち、ゲ ート電極 7 7 の表面を陽極酸化することにより、例えば酸化タンタル (TaO_x

)等のような絶縁膜をゲート電極 7 7 の表面に形成した後、上記酸化シリコン膜からなる絶縁膜を C V D 法で堆積し、その酸化シリコン膜に酸素プラズマ処理を施すことでゲート絶縁膜を形成しても良い。これにより、ゲート絶縁膜の誘電率を高くできるので、ゲート絶縁膜の膜厚が比較的厚くても T F T の動作性能を向上させることができる。

[0105]

次いで、図74に示すように、例えばアモルファスシリコン(a-Si)等か らなる半導体層79を形成し、その上に窒化シリコン膜等からなる絶縁膜80を 形成し、ソースおよびドレイン配線形成用の導体膜81を堆積する。半導体層7 9は、例えば多結晶シリコン膜で形成しても良い。続いて、導体膜81をパター ニングして、図75に示すように、ソースおよびドレイン用の配線81aを形成 してTFTQLを形成した後、例えば酸化シリコン膜からなる保護膜82を堆積 し、その一部にコンタクトホール83を形成する。その後、ガラス基板76aの 主面上に、例えばITO(インジウムと錫の酸化物)等からなる透明導体膜を堆 積した後、これをパターニングすることにより、図76に示すように、画素電極 84を形成する。その後、図77および図78に示すように、ガラス基板76a およびガラス基板76bの双方の主面に、例えばポリイミド樹脂等からなる配向 膜85を塗布し、さらに配向膜処理を施した後、双方のガラス基板76a,76 bを、その対向面間にスペーサ86およびシール接着剤87を介して貼り合わせ る。その後、2つのガラス基板76a,76bの対向面間の隙間に毛細管現象等 を利用して液晶材料を充填した後、ガラス基板76a.76bの裏面に偏光板8 8a.88bを貼り付けて液晶パネル89を製造する。ガラス基板76bは、カ ラーフィルタ基板を構成する透明な基板で、その主面にはRGB(赤、緑、青) の3色の着色層(カラーフィルタ)90の繰り返しパターンが、アレイ基板であ るガラス基板76aの各画素電極84に対向する位置に形成されている。

$[0\ 1\ 0\ 6]$

このように、本実施の形態13によれば、液晶表示装置のTFTQLの性能おおよび寿命を向上させることが可能となる。

[0107]

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることはいうまでもない。

[0108]

例えば前記実施の形態1~13では、絶縁膜の形成方法としてLPCVD法を適用した場合について説明したが、これに限定されるものではなく、例えばプラズマCVD法で形成した酸化シリコン膜からなる絶縁膜に対して酸素プラズマ処理を施すことにより、その絶縁膜の膜質を改善させることができる。

[0109]

また、前記実施の形態1~14では、酸化シリコン膜に対して酸素プラズマ処理を施すことにより、その酸化シリコン膜の膜質を改善する場合について説明したが、これに限定されるものではなく、例えば酸窒化シリコン(SiON)または窒化シリコン膜に対して酸素プラズマ処理をすることで各々の絶縁膜の膜質(絶縁耐圧)を改善しても良い。また、酸化シリコン膜、酸窒化シリコン膜または窒化シリコン膜のうちから選択された2以上の絶縁膜の積層膜に対して酸素プラズマ処理を施すことにより、各々の積層膜の膜質(絶縁耐圧)を改善するようにしても良い。この時、各膜を堆積するたびに酸素プラズマ処理を施しても良い。

$[0\ 1\ 1\ 0\]$

さらに、酸素プラズマ処理を行う際にはプラズマ雰囲気が酸化作用を有してさえいればよく、プラズマ処理室に導入する気体としては酸素分子に替えて水蒸気、N2O、NOあるいはO2を含めこれら分子を二種類以上含有していても同様の効果の得られることは言うまでもない。また、酸素分子とともに水素分子を含有する場合には水蒸気を含有する場合と同様、酸素分子のみもしくは酸素分子と不活性分子を含有する場合よりも短時間で膜質の改善効果が得られた。なお、プラズマ処理室に導入する気体が酸素分子と窒素分子を含有する場合には、酸化シリコン膜の改質と同時に窒化が進行し、電圧ストレスに伴うフラットバンド電圧やリーク電流の変動が減少するという効果も得られるので、必要に応じて酸素分子と窒素分子を含有する混合気体を用いるとより一層効果的である。

[0111]

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるフラッシュメモリ、CMIS回路またはパワーMIS回路を有する半導体装置の製造方法や液晶表示装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばDRAM (Dynamic Random Access Memory) またはSRAM (Static Random Access Memory) 等のようなメモリ回路を有する半導体装置、マイクロプロセッサ等のような論理回路を有する半導体装置あるいはメモリ回路と論理回路とを同一半導体基板に設けている混載型の半導体装置等のような他の半導体装置の製造方法にも適用できる。また、マイクロマシンの製造方法にも適用できる。

[0112]

また、LCDドライバーのような高耐圧MISFETを有する半導体装置の製造方法にも適用できる。なお、高耐圧MISFETを有する半導体装置において、CVD法で形成する高耐圧MISFETの厚いゲート絶縁膜を、熱酸化膜形成プロセスよりも低温プロセスで熱酸化膜と比べて遜色のない膜質の酸化膜を形成することができる。

[0113]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

[0114]

すなわち、半導体基板上にCVD法により堆積した酸化膜に対して、酸素原子を含む雰囲気中においてプラズマ処理を施すことにより、熱酸化膜と比べて遜色のない膜質のシリコン酸化膜を熱酸化によらず形成することができるので、そのシリコン酸化膜を有する半導体装置の信頼性を向上させることが可能となる。

【図面の簡単な説明】

図1】

本発明者による実験結果であって、フラットバンド電圧の初期値からの変化量 を、電圧ストレスを付加した累積時間の関数として示したグラフ図である。

【図2】

図1の容量電圧特性に代えて電流電圧特性(ゲート絶縁膜のリーク電流)を測定した結果を示すグラフ図である。

【図3】

酸素プラズマ処理時の圧力条件を図1とは変えて得られた試料において、フラットバンド電圧の初期値からの変化量を、電圧ストレスを付加した累積時間の関数として示したグラフ図である。

[図4]

図3の容量電圧特性に代えて電流電圧特性(ゲート絶縁膜のリーク電流)を測定した結果を示すグラフ図である。

【図5】

酸素プラズマ処理時の圧力条件を図1とは変えて得られた種々試料において、フラットバンド電圧の初期値からの変化量を、電圧ストレスを付加した累積時間の関数として示したグラフ図である。

図6】

図5の容量電圧特性に代えて電流電圧特性(ゲート絶縁膜のリーク電流)を測 定した結果を示すグラフ図である。

[図7]

図1とは酸化シリコン膜の厚さとストレス電圧を変えた試料において、フラットバンド電圧の初期値からの変化量を、電圧ストレスを付加した累積時間の関数として示したグラフ図である。

【図8】

図7の容量電圧特性に代えて電流電圧特性(ゲート絶縁膜のリーク電流)を測定した結果を示すグラフ図である。

【図9】

CVD酸化シリコン膜の形成を低温で行った場合と高温で行った場合との結果を比較して示すグラフ図である。

【図10】

CVD酸化シリコン膜の形成を低温で行った場合と高温で行った場合との結果を比較して示すグラフ図である。

【図11】

本発明の一実施の形態である半導体装置の製造方法で用いる酸素プラズマ処理 装置の一例の説明図である。

【図12】

本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。

【図13】

図12に続く半導体装置の製造工程中の要部断面図である。

【図14】

図13に続く半導体装置の製造工程中の要部断面図である。

図15】

図14に続く半導体装置の製造工程中の要部断面図である。

【図16】

図15に続く半導体装置の製造工程中の要部断面図である。

【図17】

図16に続く半導体装置の製造工程中の要部断面図である。

【図18】

本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。

【図19】

図18に続く半導体装置の製造工程中の要部断面図である。

【図20】

本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。

【図21】

図20に続く半導体装置の製造工程中の要部断面図である。

【図22】

図21に続く半導体装置の製造工程中の要部断面図である。

【図23】

本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。

【図24】

図23に続く半導体装置の製造工程中の要部断面図である。

【図25】

図24に続く半導体装置の製造工程中の要部断面図である。

【図26】

図25に続く半導体装置の製造工程中の要部断面図である。

【図27】

本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。

【図28】

図27に続く半導体装置の製造工程中の要部断面図である。

【図29】

図28に続く半導体装置の製造工程中の要部断面図である。

【図30】

図29に続く半導体装置の製造工程中の要部断面図である。

【図31】

図30に続く半導体装置の製造工程中の要部断面図である。

【図32】

本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。

【図33】

図32に続く半導体装置の製造工程中の要部断面図である。

【図34】

図33に続く半導体装置の製造工程中の要部断面図である。

【図35】

図34に続く半導体装置の製造工程中の要部断面図である。

【図36】

図35に続く半導体装置の製造工程中の要部断面図である。

【図37】

図36に続く半導体装置の製造工程中の要部断面図である。

【図38】

図37に続く半導体装置の製造工程中の要部断面図である。

【図39】

図38に続く半導体装置の製造工程中の要部断面図である。

【図40】

本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。

【図41】

図40に続く半導体装置の製造工程中の要部断面図である。

【図4.2】

図41に続く半導体装置の製造工程中の要部断面図である。

【図43】

図42に続く半導体装置の製造工程中の要部断面図である。

【図44】

図43に続く半導体装置の製造工程中の要部断面図である。

【図45】

本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。

【図46】

図45に続く半導体装置の製造工程中の要部断面図である。

【図47】

図46に続く半導体装置の製造工程中の要部断面図である。

【図48】

図47に続く半導体装置の製造工程中の要部断面図である。

【図49】

図48に続く半導体装置の製造工程中の要部断面図である。

【図50】

本発明の他の実施の形態である半導体装置の要部断面図である。

【図51】

図50の半導体装置の製造工程中の要部断面図である。

【図52】

本発明の他の実施の形態である半導体装置の要部断面図である。

【図53】

図52の半導体装置の製造工程中の要部断面図である。

【図54】

本発明の他の実施の形態である半導体装置の要部断面図である。

【図55】

図54の半導体装置の製造工程中の要部断面図である。

【図56】

本発明の他の実施の形態である半導体装置の要部断面図である。

【図57】

図56の半導体装置の製造工程中の要部断面図である。

【図58】

図56の半導体装置の図57に続く製造工程中の要部断面図である。 【図59】

図 5 6 の半導体装置の図 5 8 に続く製造工程中の要部断面図である。 【図 6 0】

図56の半導体装置の図59に続く製造工程中の要部断面図である。 【図61】

図 5 6 の半導体装置の図 6 0 に続く製造工程中の要部断面図である。 【図 6 2】

図56の半導体装置の製造工程中の要部断面図である。

【図63】

図 5 6 の半導体装置の図 6 2 に続く製造工程中の要部断面図である。 【図 6 4】

図 5 6 の半導体装置の図 6 3 に続く製造工程中の要部断面図である。 【図 6 5】

図56の半導体装置の図64に続く製造工程中の要部断面図である。 【図66】

図56の半導体装置の製造工程中の要部断面図である。

【図67】

図56の半導体装置の図66に続く製造工程中の要部断面図である。

【図68】

図56の半導体装置の図67に続く製造工程中の要部断面図である。

【図69】

酸素プラズマ処理を用いない場合を比較のために示した半導体ウエハの要部断 面図である。

【図70】

本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。

【図71】

図70の後の半導体装置の製造工程中における要部断面図である。

【図72】

図71の後の半導体装置の製造工程中における要部断面図である。

【図73】

本発明の他の実施の形態である液晶表示装置の製造工程中における要部断面図である。

【図74】

図73に続く液晶表示装置の製造工程中における要部断面図である。

【図75】

図74に続く液晶表示装置の製造工程中における要部断面図である。

【図76】

図75に続く液晶表示装置の製造工程中における要部断面図である。

【図77】

図76に続く液晶表示装置の製造工程中における要部断面図である。

【図78】

図77の液晶表示装置の要部拡大断面図である。

【符号の説明】

- 1 プラズマ処理装置
- 1 a 高周波電源
- 1 b 整合器
- 1 c アンテナ

- 1 d 反応槽
- 1 e 処理台
- 1 f 反応気体導入口
- 1 g 排気口
- 2W 半導体ウエハ
 - 3 素子分離部
 - 4 絶縁膜
- 5 a, 5 b 半導体領域
- 6 a ~ 6 h 絶縁膜
- 7 a, 7 b 絶縁膜
- 7 c ゲート絶縁膜
 - 8 導体膜
- 8 a ゲート電極
- 8b ゲート電極
- 8 c 制御ゲート電極
 - 9 キャップ絶縁膜
- 10a, 10b, 10x 半導体領域
- 11a, 11b, 11x 半導体領域
- 12, 12a, 12b サイドウォール
- 13a, 13b, 13b1, 13b2, 13c 絶縁膜
- 13d, 13d1, 13d2, 13e, 13x1, 13x2 絶縁膜
- 13f 表面保護膜
- 13f1, 13f2, 13f3, 絶縁膜
- 14 コンタクトホール
- 15a, 15b, 15c プラグ
- 16a, 16n 配線
- 17a 絶縁膜
- 20 半導体領域
- 21a 浮遊ゲート電極

- 2 2 a 層間膜
- 2 3 導体膜
- 24 シリサイド膜
- 25 絶縁膜
- 26 制御ゲート電極
- 27a, 27b 半導体領域
- 28a, 28b 半導体領域
- 30 絶縁膜
- 3 1 絶縁膜
- 32a ゲート電極
- 33 キャップ絶縁膜
- 3 4 導体膜
- 35 半導体領域
- 36 半導体領域
- 37 シリサイド層
- 38 絶縁膜
- 38a 絶縁膜
- 40 多結晶シリコン膜
- 40a 制御ゲート電極
- 41 キャップ絶縁膜
- 42 半導体領域
- 4 4 半導体領域
- 4 5 絶縁膜
- 46 ナノ結晶
- 47 層間膜
- 48 制御ゲート電極
- 50 半導体領域
- 51 キャパシタゲート電極
- 5 3 導体膜

- 53a 第1電極
- 5 4 容量絶縁膜
- 54a,54b 絶縁膜
- 55a 第2電極
- 57 開口部
- 58 外部端子
- 59 絶縁膜
- 60 絶縁膜
- 6 1 絶縁膜
- 63 半導体領域
- 64 半導体領域
- 65 溝
- 66 ゲート絶縁膜
- 67a 半導体領域
- 68 ゲート電極
- 68a 第1部分
- 68b 第2部分
- 68L ゲート引出配線
- 6 9 絶縁膜
- 69a サイドウォール
- 69b 絶縁膜
- 70 溝
- 71 半導体領域
- 7 2 導体膜
- 73 導体膜
- 74G ゲート電極
- 748 ソース電極
- 76a ガラス基板
- 77 ゲート電極


- 78 絶縁膜
- 79 半導体層
- 80 絶縁膜
- 8 1 導体膜
- 82 保護膜
- 83 コンタクトホール
- 84 画素電極
- 85 配向膜
- 86 スペーサ
- 87 シール接着剤
- 88a,88b 偏光板
- 89 液晶パネル
- 90 着色層
- PL プラズマ
- PWL, PWL1, PWL2 pウェル
- NWL, NWL1, NWL2 nウェル
- WL ウエル
- DNWL 埋込領域
- A 1 薄膜形成領域
- A 2 厚膜形成領域
- A 3 分離領域
- MCA メモリセルアレイ
- PR1 レジストパターン
- Qp, Qpl, Qpx pチャネル型のMIS・FET
- Qn, Qnl, Qnx nチャネル型のMIS·FET
- QL TFT
- MC, MC1, MC2, MC3 メモリセル
- C1 MISキャパシタ
- C2 MIMキャパシタ

TH1~TH4 スルーホール

【書類名】 図面


【図1】

2 1




【図2】






【図3】

2 3




【図4】

4



【図5】





【図6】









図7]

特別
特別
中國




【図8】







【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【図17】



【図18】







図19]




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




[図28]



【図29】




【図30】




【図31】







【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




【図44】




【図45】




【図46】




【図47】



【図48】




【図49】



MC3


2S

【図50】




45







【図52】




【図53】




【図54】




【図55】




【図56】




【図57】




【図58】




【図59】




【図60】




【図61】




【図62】




【図63】




【図64】




【図65】




【図66】



【図67】




【図68】




出証特2003-3080890

【図69】




出証特2003-3080890


【図70】




【図71】



【図72】




【図73】




【図74】






【図75】






【図76】


図 76



【図77】



【図78】



【書類名】 要約書

【要約】

【課題】 低温プロセスで熱酸化膜と比べて遜色のない膜質の酸化膜を形成する

【解決手段】 半導体ウエハ2Wを構成する基板2Sの活性領域上の絶縁膜を除去した後、半導体ウエハ2Wの主面上に、例えば酸化シリコン膜からなる絶縁膜6aを減圧CVD法によって堆積する。この絶縁膜6aは後にMIS・FETのゲート絶縁膜を形成する膜である。続いて、その絶縁膜6aに対して矢印で模式的に示すように酸素を含む雰囲気中においてプラズマ処理を施す(酸素プラズマ処理)。これにより、CVD法で形成された絶縁膜6aを、熱酸化膜で形成された絶縁膜と同等程度の膜質に改善できる。

【選択図】 図13

ページ: 1/E

【書類名】 出願人名義変更届(一般承継)

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2002-317028

【承継人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】 100080001

【弁理士】

【氏名又は名称】 筒井 大和

【提出物件の目録】

【包括委任状番号】 0308729

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4月11日付け

提出の会社分割による特許権移転登録申請書を援用

する

【物件名】 権利の承継を証明する承継証明書 1

【援用の表示】 特願平4-71767号 同日提出の出願人名

義変更届(一般承継)を援用する

【プルーフの要否】 要

認定 · 付加情報

特許出願の番号 特願2002-317028

受付番号 50301194798

書類名 出願人名義変更届 (一般承継)

担当官 鈴木 夏生 6890

作成日 平成15年 9月 3日

<認定情報・付加情報>

【提出日】 平成15年 7月18日

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 [変更理由]

2003年 4月 1日

住 所

新規登録

氏 名

東京都千代田区丸の内二丁目4番1号

株式会社ルネサステクノロジ